“维表存算 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果850724个，建议您升级VIP下载更多相关专利

[发明专利]存算一体存储器及其执行同态运算的方法-CN202210402401.4在审
发明人：杨越;范安俊逸;燕博南;梅国强;赵振颖 -专利权人：北京苹芯科技有限公司
申请日： 2022-04-18 - 公布日： 2023-10-27 - 主分类号： G11C11/41 文献下载
摘要：本发明提供了一种存算一体存储器及其执行同态运算的方法，包括：存算一体存储单元，其被配置根据控制信号为对第一输入数据与第二输入数据执行加法运算和/或乘法运算和/或乘加运算；以及控制器，其被配置为将第一输入数据与第二输入数据的同态运算转换为加法运算和/或乘法运算和/或乘加运算并且向所述多个存算一体存储单元发送相应控制信号。
一体存储器及其执行同态运算方法

[发明专利]处理器数据运算方法、处理器、设备及存储介质-CN202210828285.2在审
发明人：林显成;刘荣凯;朱元瑞;黄志兰;丁圣勇 -专利权人：中国电信股份有限公司
申请日： 2022-07-13 - 公布日： 2022-10-21 - 主分类号： G06F15/78 文献下载
摘要：本发明提供了处理器数据运算方法、处理器、设备及存储介质，处理器包括CPU、片内控制器以及存算一体芯片，该方法包括：接收矩阵运算请求；自内存读取运算数据，并向片内控制器发送矩阵运算资源请求；根据矩阵运算需求信息以及存算一体芯片的资源使用状态，确定存算一体芯片中用以执行矩阵运算的存储单元；自CPU获取运算数据；对运算数据进行分段，并将分段运算数据输入至存算一体芯片；按矩阵运算需求信息对分段运算数据进行矩阵运算，获得分段矩阵运算结果；读取存算一体芯片的分段矩阵运算结果
处理器数据运算方法设备存储介质

[发明专利]算力网络状态更新方法、装置、设备及存储介质-CN202310729734.2在审
发明人：陈海锋;李朝霞;王茜;石春达;赵鑫 -专利权人：中国联合网络通信集团有限公司;联通数字科技有限公司;联通云数据有限公司
申请日： 2023-06-19 - 公布日： 2023-09-15 - 主分类号： H04L41/082 文献下载
摘要：本申请提供一种算力网络状态更新方法、装置、设备及存储介质，涉及计算机技术领域，该方法包括响应于边缘管理系统发送的服务注册信息，通过自定义的路由策略算法生成算力状态表；周期性地根据算力路由出口节点网际互连协议地址，获取边缘管理系统中计算服务节点的更新算力状态信息，根据更新算力状态信息更新算力状态表，得到更新后算力状态表；响应于客户端发送的服务请求，根据更新后算力状态表确定服务请求对应的至少一个算力路由出口节点；发送网络状态查询测量报文至至少一个算力路由出口节点，获取更新网络状态表，根据更新网络状态表对本地网络状态表进行更新，得到更新后网络状态表。
网络状态更新方法装置设备存储介质

[发明专利]一种单比特差分SRAM存算一体阵列及装置-CN202210277264.6在审
发明人：乔树山;史万武;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-03-21 - 公布日： 2022-06-14 - 主分类号： G11C11/41 文献下载
摘要：本发明涉及一种单比特差分SRAM存算一体阵列及装置，阵列包括：多个存算一体单元、第一电容和第二电容；各存算一体单元均包括：6T‑SRAM存储单元、第一反相器、第二反相器、晶体管TL3和晶体管TR3；第一反相器分别与存储单元和本发明存算一体阵列在计算过程中对一整列存算一体单元同时计算，对权重值无影响，此解耦合操作完全消除了读写干扰。
一种比特 sram 一体阵列装置

[发明专利]机器学习集群算力资源运维方法、系统、设备及存储介质-CN202310427645.2在审
发明人：张加远;林冯军;曾炜;王晖;余跃;李革 -专利权人：鹏城实验室
申请日： 2023-04-12 - 公布日： 2023-08-11 - 主分类号： G06F9/50 文献下载
摘要：本申请实施例提供了一种机器学习集群算力资源运维方法、系统、设备及存储介质，属于机器学习技术领域。该方法包括：获取工作节点执行机器学习任务时的算力资源数据；根据算力资源数据进行运维分析，得到运维需求；获取运维需求对应的任务模版，任务模版包含算力资源调度策略，算力资源调度策略用于表征任务模版对应的算力资源调度计划；根据运维需求和任务模版，确定算力资源调度指令；输出算力资源调度指令到工作节点，以使工作节点按照算力资源调度指令，确定执行机器学习任务的目标算力资源。本申请能够在提高机器学习集群日常算力资源运维管理准确度的同时，提高算力资源运维管理的效率。
机器学习集群资源方法系统设备存储介质

[发明专利]一种数模混合存算一体化设备-CN202210660792.X在审
发明人：张和;康旺;李赛 -专利权人：北京航空航天大学
申请日： 2022-06-13 - 公布日： 2022-08-30 - 主分类号： G06N3/04 文献下载
摘要：本发明提供一种数模混合存算一体化设备，包括：包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；用于分别接收模拟存内计算阵列的第一计算结果和数字存内计算阵列的第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果。本发明实施例提供的数模混合存算一体化设备，能够提高数据计算效率。
一种数模混合一体化设备

[发明专利]一种柔性感存算一体存储器及其制备方法-CN202211603880.2在审
发明人：孟佳琳;王天宇;陈琳;孙清清;张卫 -专利权人：复旦大学
申请日： 2022-12-13 - 公布日： 2023-05-30 - 主分类号： H10B53/30 文献下载
摘要：本发明公开一种柔性感存算一体存储器及其制备方法。该柔性感存算一体存储器包括以下步骤：在第一金属织物表面形成铁电存储功能层；在第二金属织物表面形成光电探测功能层；将具有光电探测功能层的第二金属织物采用经纬交织的方式与具有铁电存储功能层的第一金属织物进行交叉自组装，构建多端信号同步传入与处理的网络节点结构，用于构建柔性感存算一体化的神经计算网络与系统。
一种柔性感存算一体存储器及其制备方法

[发明专利]存算一体芯片用基于线性规划的神经网络偏置处理方法-CN202210764364.1在审
发明人：胡剑超;刘俊麟;张爱飞 -专利权人：北京知存科技有限公司
申请日： 2022-06-30 - 公布日： 2022-09-02 - 主分类号： G06N3/063 文献下载
摘要：本发明实施例提供了一种存算一体芯片用基于线性规划的神经网络偏置处理方法，该方法包括：获取目标神经网络层的输入样本数据、权重数据、偏置数据、目标存算一体芯片的硬件参数；将所述输入样本数据、所述权重数据、所述偏置数据、所述硬件参数输入预建立的线性规划求解模型进行求解得到偏置高位数据和偏置低位数据；其中，所述偏置低位数据用于映射至所述目标存算一体芯片的模拟域的闪存单元阵列上参与模拟运算；所述偏置高位数据用于存储至所述目标存算一体芯片的数字域中参与数字域运算后再与模拟域输出的模拟运算结果结合
一体芯片基于线性规划神经网络偏置处理方法

[发明专利]一种基于存算一体技术的高吞吐量LDPC编码器-CN202310412572.X在审
发明人：姜小波;莫志杰 -专利权人：华南理工大学
申请日： 2023-04-18 - 公布日： 2023-08-08 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了一种基于存算一体技术的高吞吐量LDPC编码器，包括码字缓存控制模块、信息位缓存模块、存算一体核、异或门阵列、奇偶判断模块以及校验位缓存控制模块；存算一体核负责编码运算的乘累加计算；异或门阵列负责校验码元部分和输出进行无进位累加该编码器通过使用存算一体核，以SRAM阵列存储单元的多行字线读取、位线电流累加的计算特点，高效地映射LDPC编码算法数据的乘累加操作，从而以较小的面积开销得到更高的吞吐量收益，以满足通信系统日益增长的吞吐量需求
一种基于一体技术吞吐量 ldpc 编码器

[发明专利]一种整合采样计算的CMOS图像感存算一体电路-CN202211288849.4在审
发明人：胡绍刚;刘子超;黄家;李浩玮;乔冠超 -专利权人：电子科技大学
申请日： 2022-10-20 - 公布日： 2023-04-18 - 主分类号： H04N25/76 文献下载
摘要：本发明公开了一种整合采样计算的CMOS图像感存算一体电路，属于集成电路技术领域，包括光电感存算模块、运算模块、采样模块；所述的光电感存算模块，将光强信号转换为电信号并与存储的权值进行乘法运算，以电流输出；所述运算模块，耦接到所述光电感存算模块的输出端，能够实现电压输出，并用于对输入实现求和；所述采样模块，耦接到所述运算模块的输出端，用于对电压波形进行固定周期的采样和减法运算，得到加权求和的光强信息。
一种整合采样计算 cmos 图像感存算一体电路

[发明专利]基于STT-MTJ的存算一体系统、芯片及控制方法-CN202010103065.4有效
发明人：金星;尹宁远;陈建军;赵贵华;虞志益 -专利权人：中山大学
申请日： 2020-02-19 - 公布日： 2021-11-23 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了基于STT‑MTJ的存算一体系统、芯片及控制方法，其中系统包括写驱动模块、存算一体阵列模块、逻辑选择模块、预充电感应放大模块，所述存算一体阵列模块内设有参考MTJ阵列；所述逻辑选择模块用于根据地址信息和控制信息控制存算一体阵列模块中对应的两个
基于 stt mtj 一体系统芯片控制方法

[发明专利]多模式存算一体电路、芯片及计算装置-CN202310014848.9有效
发明人：马松;吴强 -专利权人：上海后摩智能科技有限公司
申请日： 2023-01-06 - 公布日： 2023-04-18 - 主分类号： G06F7/544 文献下载
摘要：本公开实施例公开了一种多模式存算一体电路、芯片及计算装置，其中，该电路包括：控制单元、第一预设数量个数据接收单元、第二预设数量个存算单元组和第三预设数量个累加计算单元；控制单元用于在多个计算模式之间切换；数据接收单元用于将输入数据转换为相应计算模式的待计算信号，并输出至对应的存算单元；存算单元组用于对待计算信号和存储的单比特存储数据进行计算，得到计算结果信号；将第一预设数量个计算结果信号发送至对应的累加计算单元
模式一体电路芯片计算装置

[发明专利]一种8T SRAM单元及存内计算装置-CN202011045240.5有效
发明人：乔树山;陶皓;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2020-09-29 - 公布日： 2023-03-21 - 主分类号： G11C11/41 文献下载
摘要：本发明涉及一种8T SRAM单元及存内计算装置。该装置包括一个8T SRAM单元阵列、一个输入驱动器、一个列译码和位线驱动模块、一个行解码器和N个数模转换模块。本发明中的8T SRAM单元阵列使用的计算模式采用的2比特输入的乘算模式，相比传统的8T结构的存算SRAM采用的1比特输入的计算模式，能够提高计算的精度，有利于提高数据计算的准确性。同时本发明中的8T SRAM单元阵列的2比特计算方案，和传统的8T结构的存算SRAM相比实现了2个传统8T结构的存算SRAM才能完成的功能，降低了阵列的面积，减小了整体SRAM的面积消耗以及能耗，提高了效率
一种 sram 单元计算装置

[发明专利]存内计算装置、芯片及电子设备-CN202111665757.9在审
发明人：李学清;唐文骏;刘家隆;蒋琛;刘勇攀;杨华中 -专利权人：清华大学
申请日： 2021-12-31 - 公布日： 2022-04-08 - 主分类号： G06N3/063 文献下载
摘要：本公开涉及一种存内计算装置、芯片及电子设备，所述装置包括：存算阵列，包括至少一个存内计算单元，所述存内计算单元包括第一开关、第二开关、第三开关、第四开关、耦合电容、第一位线、第二位线、第三位线、第一字线、第二字线及第三字线；控制模块，连接于所述存算阵列，用于控制各个字线、各个位线的电压状态，以通过所述存算阵列读写数据，或进行存内计算。本公开实施例通过将第一开关、第二开关和第三开关、第四开关设置为差分的形式，通过第二开关、第三开关的两个端口之间电压的差值确定存储值，可以实现高精度、低电路复杂度、高能效的存内计算，且具有较长的数据保持时间
计算装置芯片电子设备

[发明专利]算力网络系统、算力调用方法以及装置-CN202210239786.7在审
发明人：蔡慧;石磊;姚怡东;周海涛 -专利权人：阿里巴巴达摩院（杭州）科技有限公司
申请日： 2022-03-09 - 公布日： 2022-06-10 - 主分类号： H04L45/00 文献下载
摘要：本说明书实施例提供算力网络系统、算力调用方法以及装置，其中所述算力网络系统包括：算力服务模块、算力控制模块以及至少两个算力节点，其中，所述至少两个算力节点包括算力路由层；所述算力路由层，被配置为基于获取的算力信息生成算力路由表，并将所述算力路由表上传至所述算力控制模块，其中，所述算力路由表记录本地算力节点以及邻居算力节点的算力能力参数和网络能力参数；所述算力控制模块，被配置为基于所述算力路由表确定目标算力策略，其中，所述目标算力策略包括目标算力目的地址以及目标路由路径信息
网络系统调用方法以及装置

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条