“管隧穿”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3621174个，建议您升级VIP下载更多相关专利

[发明专利]一种具有低多晶掺杂浓度的单栅非易失存储单元-CN201410346979.8在审
发明人：李建成;李聪;尚靖;李文晓;王震;谷晓忱;郑黎明;曾祥华;李浩 -专利权人：中国人民解放军国防科学技术大学;湖南晟芯源微电子科技有限公司
申请日： 2014-07-21 - 公布日： 2014-10-29 - 主分类号： G11C16/02 文献下载
摘要：一种具有低多晶掺杂浓度的单栅非易失存储单元，包括控制管、隧穿管以及选择管，控制管和选择管为PMOS晶体管，隧穿管为改进的具有低多晶掺杂浓度的PMOS晶体管；控制管、隧穿管的栅极连接在一起，作为存储电荷的浮栅，该浮栅与外界通过绝缘层隔离；控制管驻留在第一个N阱中，隧穿管和选择管驻留在第二个N阱中。控制管的源极、漏极与第一个N阱连接在一起作为控制端子，隧穿管的源极与第二个N阱连接在一起作为隧穿端子，选择管的栅极作为选择端子，选择管的源极与隧穿管的漏极连接，选择管的漏极输出数据。其与标准CMOS工艺兼容，且使用改进的隧穿管，能够增强隧穿管的反偏FN隧穿电流，从而提高存储单元的擦除效率，且对存储单元的数据保持性无影响。
一种具有多晶掺杂浓度单栅非易失存储单元

[发明专利]半导体存储器元件-CN202011221820.5在审
发明人：陈自平 -专利权人：联华电子股份有限公司
申请日： 2020-11-05 - 公布日： 2022-05-06 - 主分类号： H01L27/11524 文献下载
摘要：本发明公开一种半导体存储器元件，包含选择晶体管和浮动栅极晶体管，设置在基底上。选择晶体管包含选择栅极、选择栅极氧化层和漏极掺杂区。浮动栅极晶体管包含浮动栅极、浮动栅极氧化层、源极掺杂区、在浮动栅极下方的第一隧穿区掺杂、第二隧穿区掺杂、在第一隧穿区掺杂上的第一隧穿氧化层、在第二隧穿区掺杂上的第二隧穿氧化层。浮动栅极氧化层介于第一隧穿氧化层和第二隧穿氧化层之间。淡掺杂扩散区围绕源极掺杂区和第二隧穿区掺杂。
半导体存储器元件

[发明专利]半导体元件-CN201910188649.3在审
发明人：胡振国;廖建舜;高伟智 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-03-13 - 公布日： 2020-04-03 - 主分类号： H01L27/108 文献下载
摘要：在一些实施例中，一种半导体元件包括基板、在基板上的电荷储存元件，及在基板上邻接电荷储存元件的穿隧二极管。穿隧二极管包括在基板上的穿隧二极管介电层，及在穿隧二极管介电层上的穿隧二极管电极。基板电极安置于基板的掺杂区域上，且穿隧二极管电极位于电荷储存元件及基板电极之间。
半导体元件

[发明专利]隧穿电流放大晶体管-CN201110098730.6有效
发明人：黄如;詹瞻;黄芊芊;王阳元 -专利权人：北京大学
申请日： 2011-04-20 - 公布日： 2011-10-05 - 主分类号： H01L29/78 文献下载
摘要：本发明公布了一种隧穿电流放大晶体管，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该隧穿电流放大晶体管包括半导体衬底、发射极、漏极、浮空隧穿基极以及控制栅，所述漏极、浮空隧穿基极以及控制栅构成一个常规的TFET结构，而发射极的掺杂类型与浮空隧穿基极相反，发射极的位置相对于漏极在浮空隧穿基极的另一侧，并且发射极与浮空隧穿基极之间的半导体类型与浮空隧穿基极相同。与现有的TFET相比，本发明隧穿电流放大晶体管可以有效的提高器件的导通电流，提高器件的驱动能力。
电流放大晶体管

[发明专利]隧穿晶体管及隧穿晶体管的制造方法-CN201580077844.9有效
发明人：赵静;杨喜超;吴昊;张臣雄 -专利权人：华为技术有限公司
申请日： 2015-04-22 - 公布日： 2021-07-16 - 主分类号： H01L29/739 文献下载
摘要：一种隧穿晶体管及隧穿晶体管的制造方法，其中，一种隧穿晶体管，包括衬底(10)、源极区域(20)、沟道(60)、两个漏极区域(70)、栅介质层(30)及栅极区域(40)，所述源极区域(20)形成于所述衬底还提供一种隧穿晶体管的制作方法。采用线隧穿机制提高了隧穿晶体管的隧穿几率，进而增大了隧穿晶体管的隧穿电流。
晶体管制造方法

[发明专利]石墨烯隧穿场效应管量子隧穿系数和电流的确定方法-CN201811177495.X有效
发明人：胡光喜;鲍佳睿;胡淑彦;刘冉;郑立荣 -专利权人：复旦大学
申请日： 2018-10-10 - 公布日： 2022-12-20 - 主分类号： G06F30/367 文献下载
摘要：本发明属于集成电路半导体技术领域，具体为一种石墨烯隧穿场效应管量子隧穿系数和电流的确定方法。本发明通过对隧穿场效应器件的隧穿系数进行建模，通过隧穿系数与电荷通量乘积积分得到齐纳击穿电流解析表达式。该电流表达式形式简洁、物理概念清晰，为电路模拟软件在研究石墨烯隧穿场效应管时提供一种快速电路仿真工具。本发明所涉及的隧穿场效应管，以横向隧穿为主要隧穿机制，可看做一个栅控的p+‑i‑n+结。仿真结果表明，该隧穿场效应管具有良好的亚阈值特性，最小亚阈值摆幅可以低至20 mV/dec，比传统MOSFET的最小亚阈值摆幅60 mV/dec还要小三倍，为此类隧穿器件的实际开发和应用提供了很好的应用基础
石墨烯隧穿场效应量子系数电流确定方法

[发明专利]隧穿晶体管结构及其制造方法-CN201410378521.0有效
发明人：赵静;杨喜超;张臣雄 -专利权人：华为技术有限公司
申请日： 2014-08-01 - 公布日： 2017-04-05 - 主分类号： H01L29/739 文献下载
摘要：一种隧穿晶体管结构，包括衬底、硅条、漏极区域、源极区域、栅电介质层及栅极，硅条形成于衬底上，漏极区域形成于硅条一侧，源级区域设第一槽，硅条部分收容于第一槽内，栅电介质层形成于源级区域上并部分包覆源级区域，栅极设第二槽，栅电介质层部分收容于第二槽内，第二槽的横截面形状与第一槽相同，隧穿时，在第二槽的作用下，第一槽发生隧穿，形成隧穿电流。另，本发明还提供一种隧穿晶体管结构的制作方法。本发明提供的隧穿晶体管结构通过改变源级区域及栅极的结构，隧穿时，在栅极作用下，源极区域的隧穿面积增大，在第一槽处发生点隧穿和线隧穿。因此，该结构不仅增大了隧穿面积，同时也增大了隧穿几率，从而提高了整个器件的开态电流。
晶体管结构及其制造方法

[发明专利]对称微分负阻特性的氮化物共振隧穿二极管及制作方法-CN202310465347.2在审
发明人：薛军帅;袁金渊;李泽辉;吴冠霖;张进成;郝跃 -专利权人：西安电子科技大学
申请日： 2023-04-26 - 公布日： 2023-09-05 - 主分类号： H01L29/88 文献下载
摘要：本发明公开了一种对称微分负阻特性的氮化物共振隧穿二极管，主要解决现有无极化氮化镓共振隧穿二极管可靠性和一致性差、峰值谷值电流比低的问题。其自下而上包括衬底、发射极欧姆接触层、底部共振隧穿二极管、并联层、顶部共振隧穿二极管、集电极欧姆接触层和集电极，并联层上设有栅极，发射极欧姆接触层上设有发射极。底部和顶部共振隧穿二极管通过外延生长实现，集电极和发射极互联，与栅极形成并联结构。栅极偏压为正时，底部共振隧穿二极管导通出现微分负阻效应而顶部共振隧穿二极管截止；栅极偏压为负时，顶部共振隧穿二极管导通出现微分负阻效应而底部共振隧穿二极管截止。
对称微分特性氮化物共振二极管制作方法

[发明专利]基于隧穿晶体管的ESD保护器件结构及其制备方法-CN202110645504.9有效
发明人：刘森;刘筱伟;刘海彬;关宇轩;向可强 -专利权人：微龛（广州）半导体有限公司
申请日： 2021-06-10 - 公布日： 2021-11-02 - 主分类号： H01L29/739 文献下载
摘要：本发明提供一种基于隧穿晶体管的ESD保护器件结构及其制备方法，所述ESD保护器件结构包括：衬底；隧穿晶体管，位于所述衬底上方；其中，所述隧穿晶体管具有P型掺杂的半导体层；隔离结构，位于所述隧穿晶体管两侧的所述衬底上方；深N阱，位于所述衬底和所述隧穿晶体管的半导体层之间，并通过贯穿所述隔离结构的深N阱引出端引出。通过本发明提供的基于隧穿晶体管的ESD保护器件结构及其制备方法，解决了现有ESD保护器件尺寸大、低速的问题。
基于晶体管 esd 保护器件结构及其制备方法

[发明专利]具有U形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺-CN201410742686.1有效
发明人：刘溪;靳晓诗 -专利权人：沈阳工业大学
申请日： 2014-12-08 - 公布日： 2015-04-01 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种具有U形隧穿绝缘层的绝缘栅隧穿双极晶体管，通过U形隧穿绝缘层用于产生栅电极隧穿电流，并利用隧穿绝缘层阻抗与隧穿绝缘层内电场强度之间极为敏感的相互关系，使U形隧穿绝缘层在栅电极极短的电势变化区间内实现高阻态和低阻态之间的转换，对比现有技术可实现更好的开关特性；并通过双极放大明显改善了纳米级绝缘栅晶体管的正向导通特性，本发明还提出具有U形隧穿绝缘层的绝缘栅隧穿双极晶体管的具体制造方法。
具有形隧穿绝缘栅隧穿双极晶体管制造工艺

[发明专利]隧穿晶体管及隧穿晶体管的制备方法-CN201580077845.3有效
发明人：吴昊;张臣雄;杨喜超;赵静 -专利权人：华为技术有限公司
申请日： 2015-04-22 - 公布日： 2021-03-30 - 主分类号： H01L29/78 文献下载
摘要：提供了一种隧穿晶体管及隧穿晶体管的制备方法，其中，一种隧穿晶体管，包括衬底(10)、第一源极区域(50)、漏极区域(60)、第二源极区域(80)、沟道(90)、晕环层(100)、栅介质层(20)及栅极区域还提供一种隧穿晶体管的制作方法。采用线隧穿机制提高了隧穿晶体管的隧穿几率，进而增大了隧穿晶体管的隧穿电流。
晶体管制备方法

[发明专利]一种无结型双栅线隧穿场效应晶体管-CN201910023720.2有效
发明人：谢倩;李杰;黄安鹏;王政 -专利权人：电子科技大学
申请日： 2019-01-10 - 公布日： 2021-07-06 - 主分类号： H01L29/739 文献下载
摘要：本发明属于半导体器件领域，提供一种无结型双栅线隧穿场效应晶体管，用以提升无结型隧穿场效应晶体管开态电流；本发明隧穿场效应晶体管通过源区金属与漏区金属的功函数与沟道区半导体电子亲和势的差值，在未掺杂或轻掺杂的沟道中通过电学掺杂形成P型掺杂特性源区与N型掺杂特性漏区；改变了传统无结型双栅隧穿晶体管上下对称的双栅结构，使顶层金属栅与底层金属栅具备长度差、即非对称双栅结构，在无结型双栅隧穿场效应晶体管的中引入载流子线隧穿，并以线隧穿为主；同时，可通过增加顶层金属栅的延伸长度，缩短底层金属栅长度来增加顶层金属栅与底层金属栅长度差值，增大晶体管的线隧穿面积，提升载流子隧穿几率，有效提升了器件的开态电流。
一种无结型双栅线隧穿场效应晶体管

[发明专利]磁阻式随机存取存储器的电路结构与布局结构-CN202110598874.1在审
发明人：吴奕廷;黄正同;王荏滺;谢咏净;杨伯钧;陈健中;李柏昌 -专利权人：联华电子股份有限公司
申请日： 2021-05-31 - 公布日： 2022-12-16 - 主分类号： G11C11/16 文献下载
摘要：本发明公开一种磁阻式随机存取存储器的电路结构与布局结构，其中该磁阻式随机存取存储器电路结构中的存储单元具有依序串联的三个晶体管以及四个磁隧穿结，其中第一晶体管与第三晶体管的连接处为第一结点，第二晶体管与第三晶体管的连接处为第二结点，第一晶体管与第三晶体管的另一端连接到一共同的来源线，第一磁隧穿结与第二磁隧穿结串联构成第一磁隧穿结组且一端连接到第一结点，第三磁隧穿结与第四磁隧穿结串联构成第二磁隧穿结组且一端连接到该第二结点。
磁阻随机存取存储器电路结构布局

[发明专利]一种隧穿场效应晶体管及其制作方法-CN201580083786.0有效
发明人：赵静;张臣雄 -专利权人：华为技术有限公司
申请日： 2015-11-13 - 公布日： 2020-08-07 - 主分类号： H01L29/78 文献下载
摘要：一种隧穿场效应晶体管及其制作方法，该隧穿场效应晶体管中源区(30)位于氧化物结构(20)两侧，外延层(40)位于源区(30)背离氧化物结构(20)一侧表面，栅极结构(50)位于外延层(40)背离源区(30)一侧表面，从而使得隧穿场效应晶体管的栅极电场方向与电子隧穿方向一致，源区价带的载流子隧穿到外延层导带的隧穿效率较高，可以产生陡直的亚阈值摆幅，进而使得隧穿场效应晶体管的亚阈值摆幅值低于60mV/dec而且，本发明实施例中，外延层(40)全部位于栅极结构(50)与源区(30)之间，增加了外延层(40)与源区(30)之间的隧穿面积，进一步提高了隧穿场效应晶体管的亚阈值特性，降低了隧穿场效应晶体管的亚阈值摆幅值
一种场效应晶体管及其制作方法

[发明专利]一种集成阻变存储器器件的隧穿晶体管结构及其制造方法-CN201210206222.X无效
发明人：林曦;王鹏飞;孙清清;张卫 -专利权人：复旦大学
申请日： 2012-06-21 - 公布日： 2012-10-03 - 主分类号： H01L27/24 文献下载
摘要：本发明属于半导体存储器技术领域，具体涉及一种集成阻变存储器器件的隧穿晶体管结构及其制造方法。本发明的隧穿晶体管结构包括一个半导体衬底，在半导体衬底上形成的隧穿晶体管与阻变存储器；隧穿晶体管的栅介质层延伸至所述隧穿晶体管的漏区表面之上；延伸至隧穿晶体管的漏区表面之上的栅介质层部分形成所述阻变存储器的阻变存储层本发明经过一次原子层淀积工艺形成隧穿晶体管的栅介质层与阻变存储器的阻变存储层，将阻变存储器与隧穿晶体管集成在一起，工艺步骤简单，而且可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺
一种集成存储器器件晶体管结构及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条