“栅极控制”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5993914个，建议您升级VIP下载更多相关专利

[发明专利]具有高耦合比率的闪存器件-CN201610754564.3有效
发明人：林玉珠;廖宏哲;庄坤苍;许世禄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-29 - 公布日： 2021-07-23 - 主分类号： H01L27/11521 文献下载
摘要：一种闪存单元结构包括半导体衬底、衬垫介电层、浮动栅极、控制栅极和阻挡层。在半导体衬底上设置衬垫介电层。在衬垫介电层上方设置浮动栅极，其中，浮动栅极具有与衬垫介电层相对的顶面，并且顶面包括在其上形成的至少一个凹槽。在浮动栅极的顶面上方设置控制栅极。在浮动栅极与控制栅极之间设置阻挡层。
具有耦合比率闪存器件

[发明专利]非易失性存储器及其制造方法-CN201910808137.2有效
发明人：范德慈;黄义欣;郑育明 -专利权人：物联记忆体科技股份有限公司
申请日： 2019-08-29 - 公布日： 2023-04-18 - 主分类号： H10B41/10 文献下载
摘要：存储单元包括源极区与漏极区、选择栅极、虚拟选择栅极、浮置栅极、抹除栅极、控制栅极。选择栅极设置于源极区与漏极区之间的基底上。浮置栅极设置于选择栅极与源极区之间的基底上，且浮置栅极的顶部两侧具有二对称的转角部。浮置栅极的高度高于选择栅极与虚拟选择栅极的高度，抹除栅极设置于源极区上，且抹除栅极包覆浮置栅极的源极侧的转角部。控制栅极设置于抹除栅极与浮置栅极上。
非易失性存储器及其制造方法

[发明专利]自对准形成接触孔的方法、器件的制备方法、器件及设备-CN202210275301.X在审
发明人：陈敏;戴维;欧新华;袁琼;符志岗;邱星福;朱同祥;刘宗金 -专利权人：上海芯导电子科技股份有限公司
申请日： 2022-03-21 - 公布日： 2022-08-30 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种自对准形成接触孔的方法，包括在衬底上形成若干第一凹槽；在每个所述第一凹槽中依次生成栅极氧化层以及屏蔽栅，并在屏蔽栅的顶部形成栅间氧化层，然后在第一凹槽内填充栅极材料；对填充的栅极材料进行刻蚀，以去除部分栅极材料，形成栅极空腔，第一凹槽中剩余的栅极材料形成栅极；并刻蚀掉所述栅极空腔周围的衬底和栅极氧化层以形成衬底空腔，栅极空腔和衬底空腔构成栅极帽空腔；形成源区\阱区；在栅极帽空腔中填充层间介质层，以形成栅极帽；以栅极帽为掩膜选择性刻蚀所述源区\阱区，形成接触孔。解决了刻蚀的接触孔同栅极之间的间距不易控制的问题，通过控制接触孔同栅极之间的间距实现了对阈值电压的控制。
对准形成接触方法器件制备设备

[发明专利]与非门型闪存存储单元列及其制造方法-CN200410031227.9无效
发明人：陈世昌;许正源;洪至伟 -专利权人：力晶半导体股份有限公司
申请日： 2004-03-26 - 公布日： 2005-09-28 - 主分类号： H01L27/105 文献下载
摘要：其存储单元列，包括第一、第二层叠栅极结构；控制、浮置栅极；栅间介电层、隧穿介电层、掺杂区以及源区/漏区。第一层叠栅极结构具有擦除栅极介电层、擦除栅极与覆盖层。第二层叠栅极结构具有选择栅极介电层、选择栅极与覆盖层。控制栅极位于各第一层叠栅极结构之间和各第二层叠栅极结构与相邻的第一层叠栅极结构之间。浮置栅极位于控制栅极与衬底之间，且其具有边缘呈尖角状的下凹表面。而栅间介电层位于控制与浮置栅极之间。隧穿介电层则位于浮置栅极与衬底之间。此外，掺杂区位于第一层叠栅极结构下，而源区/漏区位于除第二层叠栅极结构以外暴露出的衬底中。
与非门闪存存储单元及其制造方法

[发明专利]非易失性存储器及其制造方法-CN201510393338.2有效
发明人：郑宗文;郑育明 -专利权人：物联记忆体科技股份有限公司;郑宗文;郑育明
申请日： 2015-07-07 - 公布日： 2023-04-18 - 主分类号： H10B41/30 文献下载
摘要：本发明提供一种非易失性存储器及其制造方法，该存储器包括存储单元，存储单元包括：堆叠栅极结构、浮置栅极、穿隧介电层、抹除栅介电层、辅助栅介电层、源极区与漏极区、控制栅极和栅间介电层，堆叠栅极结构具有依序设置的栅介电层、辅助栅极、绝缘层以及抹除栅极。浮置栅极设置于堆叠栅极结构的第一侧的侧壁，浮置栅极的顶部具有转角部。抹除栅极包覆转角部。穿隧介电层设置于浮置栅极下。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠栅极结构与浮置栅极两侧。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间，进而增加存储器元件的可靠度。
非易失性存储器及其制造方法

[实用新型]非易失性存储器-CN201520483612.0有效
发明人：郑宗文;郑育明 -专利权人：物联记忆体科技股份有限公司;郑宗文;郑育明
申请日： 2015-07-07 - 公布日： 2015-11-18 - 主分类号： H01L27/115 文献下载
摘要：该存储单元包括：堆叠栅极结构、浮置栅极、穿隧介电层、抹除栅介电层、辅助栅介电层、源极区与漏极区、控制栅极和栅间介电层，其中堆叠栅极结构具有依序设置的栅介电层、辅助栅极、绝缘层以及抹除栅极。浮置栅极设置于堆叠栅极结构的第一侧的侧壁，浮置栅极的顶部具有转角部。抹除栅极包覆转角部。穿隧介电层设置于浮置栅极下。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠栅极结构与浮置栅极两侧。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间，进而增加存储器元件的可靠度。
非易失性存储器

[发明专利]移位缓存器-CN200910265506.4有效
发明人：林师勤;樊祥彬;陈文彬;曾贵圣;吴贞仪 -专利权人：友达光电股份有限公司
申请日： 2009-12-25 - 公布日： 2010-06-23 - 主分类号： G11C19/28 文献下载
摘要：本发明公开了一种移位缓存器包括控制电路、上拉电路以及下拉电路。其中，控制电路于其被致能期间依据启始信号产生控制信号；上拉电路于其被控制信号致能期间依据频率信号产生栅极脉冲信号且包括双栅极晶体管，双栅极晶体管的第一栅极因电性耦接关系而接收控制信号，双栅极晶体管的第二栅极因电性耦接关系而接收预设电压，双栅极晶体管的第一源/漏极作为栅极脉冲信号的输出端，双栅极晶体管的第二源/漏极因电性耦接关系而接收频率信号；下拉电路于上拉电路未被致能期间将双栅极晶体管的第一栅极的电位与门极脉冲信号的输出端的电位下拉至电源电位
移位缓存

[发明专利]驱动电路和显示装置-CN201810118119.7有效
发明人：卢佳惠;田申;田坤;张新城;蔡浩 -专利权人：昆山龙腾光电股份有限公司
申请日： 2018-02-06 - 公布日： 2020-09-04 - 主分类号： G09G3/36 文献下载
摘要：本申请公开了一种驱动电路，驱动电路包括：第一组栅极驱动单元与第二组栅极驱动单元；时序控制电路，用于产生时钟信号与控制信号；电平移位电路，用于调整时钟信号与控制信号的电压范围，其特征在于，电平移位电路与时序控制电路相连以接收时序控制电路产生的时钟信号与控制信号，驱动电路还包括：切换电路，切换电路与电平移位电路相连以接收调整电压范围后的时钟信号与控制信号，切换电路分别与第一组栅极驱动电路和第二组栅极驱动电路相连，切换电路用于根据控制信号交替地对第一组栅极驱动单元和第二组栅极驱动单元提供时钟信号，使得第一组栅极驱动单元或第二组栅极驱动单元根据时钟信号产生栅极驱动信号。
驱动电路显示装置

[发明专利]用于嵌入式存储器的高k后制制造工艺-CN201610916347.X在审
发明人：吴伟成;陈奕静 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-10-21 - 公布日： 2017-08-11 - 主分类号： H01L27/11573 文献下载
摘要：本发明实施例提供了一种使用高k金属栅极(HKMG)技术的具有嵌入式硅‑氧化物‑氮化物‑氧化物‑硅(SONOS)存储单元的集成电路(IC)。逻辑器件布置在半导体衬底上以及包括逻辑栅极。逻辑栅极布置在高k介电层内。存储单元布置在半导体衬底上以及包括彼此横向邻近的控制晶体管和选择晶体管。控制和选择晶体管分别包括控制栅极和选择栅极。控制晶体管还包括控制栅极下面的电荷捕获层。控制栅极和选择栅极是第一材料，以及逻辑栅极是第二材料。还提供了用于制造IC的高k后制方法。本发明实施例涉及集成电路以及用于制造集成电路的方法。
用于嵌入式存储器制造工艺

[发明专利]字线驱动结构、字线驱动器阵列和存储器-CN202111062199.7在审
发明人：赵阳;车载龙 -专利权人：长鑫存储技术有限公司
申请日： 2021-09-10 - 公布日： 2023-03-14 - 主分类号： G11C8/08 文献下载
摘要：本申请实施例涉及半导体领域，特别涉及一种字线驱动结构、字线驱动器阵列和存储器，包括：有源区在第一方向上延伸；第一控制栅极在第二方向上延伸，且在第一方向上平行间隔设置；第二控制栅极在第二方向上延伸，且在第一方向上平行间隔设置；字线在第一方向上延伸，且在第二方向上平行间隔设置；两两第一控制栅极相邻设置，且相邻设置的第一控制栅极的间隙暴露出第一有源区，两两第二控制栅极相邻设置，且相邻设置的第二控制栅极的间隙暴露出第一有源区；第二控制栅极与相应第一控制栅极相邻设置，且相邻设置的第一控制栅极和第二控制栅极的间隙暴露出第二有源区。
驱动结构驱动器阵列存储器

[发明专利]影像显示装置、影像显示装置驱动控制电路及其驱动方法-CN201810230503.6有效
发明人：杨创丞;洪凯尉;张硕文;廖伟见 -专利权人：友达光电股份有限公司
申请日： 2018-03-20 - 公布日： 2021-06-04 - 主分类号： G02F1/1362 文献下载
摘要：影像显示装置包括：一像素阵列，包括多个像素、多条数据线与多条栅极线，这些像素形成于这些数据线与这些栅极线的交叉处；多个源极驱动器，耦接至像素阵列的数据线，以输出多个数据信号给这些像素；多个栅极驱动器，耦接至像素阵列的栅极线，输出多个栅极信号到这些栅极线；以及一驱动控制电路，耦接至像素阵列、源极驱动器与栅极驱动器，该驱动控制电路检测栅极线中是否有一缺陷栅极线，以及，当检测到该缺陷栅极线时，驱动控制电路输出一检测信号至源极驱动器与栅极驱动器栅极驱动器延迟该缺陷栅极线及之后的其余栅极线的各自的栅极信号输出时间，使得该缺陷栅极线及之后的其余栅极线的各自的开启时间完全不重叠于至少前一条栅极线的开启时间。
影像显示装置驱动控制电路及其方法

[发明专利]多栅极晶体管-CN201980090669.5在审
发明人：拉杜·亚历山德鲁·斯波雷亚;伊娃·拜斯特林克 -专利权人：萨里大学
申请日： 2019-11-29 - 公布日： 2021-11-19 - 主分类号： H01L29/786 文献下载
摘要：公开了一种多栅极晶体管，包括源极、与源极间隔开的漏极、设置在源极和漏极之间的半导体区域以及设置在半导体区域之上的绝缘区域。多栅极晶体管还包括：电流控制栅极，用于根据施加到电流控制栅极的第一电场来控制通过半导体区域在源极和漏极之间流动的电流的大小，电流控制栅极通过半导体区域和绝缘区域与源极分离；以及开关栅极，用于根据施加到开关栅极的第二电场来允许电流通过半导体区域在源极和漏极之间流动可以通过改变施加到开关栅极的第二电场来控制晶体管的导电状态(即导通/关断)，而可以通过改变施加到电流控制栅极的第一电场来设置通过多栅极晶体管的电流的大小。
栅极晶体管

[发明专利]具有交错的垂直栅极的3D NAND非易失性存储器-CN201510344392.8有效
发明人：吕函庭 -专利权人：旺宏电子股份有限公司
申请日： 2015-06-19 - 公布日： 2018-06-12 - 主分类号： H01L27/11582 文献下载
摘要：一种存储器装置包括数个叠层的导电条、位于数个叠层的导电条上面并正交于数个叠层的导电条的字线、垂直栅极柱以及控制电路。字线电性耦接至垂直栅极柱，用于作为控制这些叠层的导电条中的电流流动的栅极。垂直栅极柱在这些叠层的导电条之间。垂直栅极柱包括电性耦接至第一字线的第一组垂直栅极柱以及电性耦接至第二字线的第二组垂直栅极柱。第一组垂直栅极柱相对于第二组垂直栅极柱交错。控制电路控制字线作为栅极以控制这些叠层的导电条中的电流流动，并控制非易失性存储器操作。
垂直栅极导电条叠层字线非易失性存储器电流流动电性耦接控制电路交错存储器装置控制字字线电正交耦接

[发明专利]具适应性脉冲削角控制机制的液晶显示装置-CN201110379012.6有效
发明人：张盟昇;郑晓钟;黄琠钦 -专利权人：友达光电股份有限公司
申请日： 2011-11-21 - 公布日： 2012-04-04 - 主分类号： G09G3/36 文献下载
摘要：一种具适应性脉冲削角控制机制的液晶显示装置，其包含用来根据第一调制电压以提供第一栅极信号的第一栅极驱动器、用来根据第二调制电压以提供第二栅极信号的第二栅极驱动器、用来根据第一栅极信号进行影像显示的第一像素阵列单元、用来根据第二栅极信号进行影像显示的第二像素阵列单元、用来对第一栅极信号与第二栅极信号执行脉冲比较以产生第一削角控制信号及第二削角控制信号的时序控制器、用来根据第一削角控制信号提供第一调制电压的第一栅极脉冲调制单元、以及用来根据第二削角控制信号提供第二调制电压的第二栅极脉冲调制单元。
适应性脉冲控制机制液晶显示装置

[发明专利]存储器装置的形成方法-CN201810667484.3有效
发明人：卓旭棋;杨政达 -专利权人：华邦电子股份有限公司
申请日： 2018-06-26 - 公布日： 2023-08-08 - 主分类号： H10B41/35 文献下载
摘要：存储器装置的形成方法包括在衬底上形成浮栅极，以及在浮栅极上形成控制栅极。存储器装置的形成方法也包含在控制栅极上形成遮罩层，以及在遮罩层的侧壁上形成间隙物，其中间隙物覆盖控制栅极的侧壁和浮栅极的侧壁。存储器装置的形成方法还包括实施离子注入工艺以将掺质注入间隙物的上部，以及实施湿法腐蚀工艺以暴露出控制栅极的侧壁。本发明具有防止湿法腐蚀液沿着氧化物中的孔隙和孔洞向下刻蚀，每一个控制栅极暴露出的侧壁部分具有大抵相同的高度，以及实施离子注入工艺并不会对控制栅极和浮栅极的电性造成影响的有益效果。
存储器装置形成方法

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条