专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果253个,建议您升级VIP下载更多相关专利
  • [发明专利]被配置为调整时钟信号之间的偏斜的电子电路-CN201810865365.9有效
  • 任东赫 - 三星电子株式会社
  • 2018-08-01 - 2023-10-20 - H03L7/081
  • 提供了一种被配置为调整时钟信号之间的偏斜的电子电路。在所恢复的数据的信号值在第一时钟信号的第一定时与第二时钟信号的第二定时之间相对于第一参考值改变时,数据恢复电路调整第一时钟信号与第二时钟信号之间的偏斜。在调整偏斜之前,将所恢复的数据在第一定时的第一信号值与第二参考值和/或第三参考值进行比较。将第二定时的第二信号值与第二参考值和/或第三参考值进行比较。基于第一信号值相对于第二参考值和第三参考值中的一个的误差的第一符号与第二信号值相对于第二参考值和第三参考值的另一个的误差的第二符号相反来调整偏斜。
  • 配置调整时钟信号之间偏斜电子电路
  • [发明专利]一种时钟数据恢复装置和方法-CN201710628971.4有效
  • 杨聪杰 - 北京集创北方科技股份有限公司
  • 2017-07-28 - 2023-10-13 - H03L7/081
  • 一种时钟数据恢复装置和方法,所述时钟数据恢复装置包括:时钟发生装置,用于接收包含时钟信息的输入数据,基于所述输入数据产生时钟信号;延迟调整装置,用于根据时钟信号之一的采样边沿与输入数据中的时钟沿之间的关系来对输入数据进行延迟,使得所述时钟信号之一的采样边沿落入输入数据的时钟采样范围内;以及采样装置,用于根据所述时钟信号对延迟后的输入数据进行数据恢复,得到输出数据。可以实现对数据延迟的自适应调整,从而提高采样准确度,节约成本。
  • 一种时钟数据恢复装置方法
  • [发明专利]基于动态元素匹配的延迟线电路-CN202310854539.2在审
  • 任旭亮;张刚 - 高澈科技(上海)有限公司;深圳高铂科技有限公司
  • 2023-07-12 - 2023-09-22 - H03L7/081
  • 本发明公开了一种基于动态元素匹配的延迟线电路,包括:延迟线模块和数据加权平均模块;延迟线模块包括若干延迟单元;数据加权平均模块的输出端与延迟线模块的控制输入端电连接;延迟线模块用于根据当前选中的延迟单元产生延迟线,通过延迟线锁定输入的参考时钟信号并将参考时钟信号延迟预设的延时时间得到多相位时钟信号;数据加权平均模块用于根据当前输入的数字控制码和上次选中的延迟单元确定当前选中的延迟单元。本发明通过延迟线将参考时钟锁定在延迟后的一个周期,通过粗调节和精调节来调节延迟线的延迟时间,使用动态元素匹配技术,有效地减小元器件失配带来的误差,实现了延迟线的高精度、高线性度的要求。
  • 基于动态元素匹配延迟线电路
  • [发明专利]一种延迟锁相环和存储器-CN202311016848.9在审
  • 秦彬瑜;亚历山大 - 浙江力积存储科技有限公司
  • 2023-08-14 - 2023-09-12 - H03L7/081
  • 本发明提供了一种延迟锁相环和存储器,其中,延迟锁相环包括:预处理模块,配置为接收初始时钟信号,对初始时钟信号进行预处理,输出分频时钟信号,分频时钟信号的频率小于初始时钟信号的频率;可调延迟线,配置为对分频时钟信号进行传输,并基于延迟线控制信号对分频时钟信号进行调整,输出延迟时钟信号;反馈模块,配置为接收分频时钟信号,基于预定量的延迟时间对分频时钟信号进行延迟输出反馈时钟信号;检测模块,配置为接收分频时钟信号和反馈时钟信号,对分频时钟信号和反馈时钟信号进行相位检测,输出相位检测信号;调参模块,配置为接收相位检测信号,基于所述相位检测信号输出所述延迟线控制信号。
  • 一种延迟锁相环存储器
  • [发明专利]时钟和数据恢复电路-CN202310775177.8在审
  • 長永載;李承龍;沈載三 - 矽致微有限公司;杭州芯迈半导体技术有限公司
  • 2023-06-28 - 2023-09-12 - H03L7/081
  • 本公开涉及一种时钟和数据恢复电路(CLOCK AND DATA RECOVERY DEVICE),包括:均衡器,补偿输入数据的信道损失;鉴相器,将从均衡器输出的数据与反馈的时钟进行比较并输出上升信号UP和下降信号DN;电荷泵,根据上升信号和下降信号运转并输出控制信号;环路滤波器,去除从电荷泵输出的控制信号中包含的高频成分;电压控制振荡器,根据去除了高频成分的控制信号使时钟的频率变更并输出;及数据调相器,通过从鉴相器反馈的上升信号和下降信号,调节从均衡器输出的数据的相位,从而使从电压控制振荡器输出的时钟与从均衡器输出的数据同步。根据本发明,具有可以减小开关环路(Bang‑Bang loop)中的环路延迟以便改善时钟和数据恢复特性的效果。
  • 时钟数据恢复电路
  • [发明专利]一种跨多倍频程的数字延时线电路及其数字延时方法-CN202210178403.X在审
  • 杨新豪;马骁;郭瑞;李鹏浩;陈思婷;邱昕 - 中国科学院微电子研究所
  • 2022-02-24 - 2023-09-05 - H03L7/081
  • 本发明涉及一种跨多倍频程的数字延时线电路及其数字延时方法,属于信号处理技术领域,解决了现有多个ADPLL导致面积功耗浪费和DAC会增加设计复杂度的问题。该电路包括:控制电路,用于根据输入的待延时时钟信号的频率信息选择延时模块中的延时路径;延时模块,用于对待延时时钟信号进行延时以生成多个具有不同相位的输出时钟信号;锁相环电路,用于将待延时时钟信号和输出时钟信号进行鉴频鉴相并将鉴频鉴相的信息转换为电压信号,并将电压信号反馈到延时模块的控制电源;以及相位选择器电路,用于对多个具有不同相位的输出时钟信号进行选择以获取目标延时时钟信号。该数字延时线电路不需要DAC和多个ADPLL,减小面积功耗和设计复杂度。
  • 一种倍频数字延时电路及其方法
  • [发明专利]具有宽锁频范围的高速延迟锁相环及其锁定方法-CN202310296311.6在审
  • 陈莹梅;范文天;陈膺昊;郭超 - 东南大学
  • 2023-03-24 - 2023-09-01 - H03L7/081
  • 本发明公开了一种具有宽锁频范围的高速延迟锁相环及其锁定方法,属于集成电路设计领域,高速延迟锁相环包括:输入缓冲级用于输入参考时钟;压控延迟链用于生成9路八相位差分时钟信号;逻辑电平转换器用于生成9路八相位单端时钟信号;错锁检测模块用于根据压控延迟链的总延迟和参考时钟周期的比较生成电压调节信号;相位检测模块用于根据电压调节信号调节压控延迟链的总延迟,在相位检测模块进入正常工作状态后,根据参考时钟和反馈时钟的相位差的比较结果调节控制电压值以调整压控延迟链的总延迟,直至参考时钟与反馈时钟的频率相同且相位同步,锁定延迟锁相环。通过内置错锁检测模块,避免了延迟锁相环在整数倍频或者分频下的错误锁定。
  • 具有宽锁频范围高速延迟锁相环及其锁定方法
  • [发明专利]振动台反馈信号分频段移相系统-CN201810060715.4有效
  • 何闻;高宇;张旭飞;贾叔仕 - 浙江大学
  • 2018-01-22 - 2023-09-01 - H03L7/081
  • 本发明公开了振动台反馈信号分频段移相系统,包括由两级全通滤波器串联形成的可调移相器,可调移相器的输入信号为当前频率信号,可调移相器内预设有振动台工作范围的频率分段和相位补偿信息,可调移相器将当前频率信号比对到频率分段信息以获取移相值,并将移相值转换为移相控制脉冲,移相控制脉冲调整第一级全通滤波器的可调数字电位计的阻值和第二级全通滤波器的可调数字电位计的阻值,每一个移相控制脉冲使两个可调数字电位计调整一档阻值。本发明不仅能够降低反馈控制器搭建以及参数调整的难度,而且能在振动台输出不同频率段的振动信号时,自适应地对反馈信号进行移相。
  • 振动反馈信号频段系统
  • [发明专利]相位调整电路、逆变电路及馈电设备-CN201810058035.9有效
  • 宫崎弘行 - 胜美达集团株式会社
  • 2018-01-22 - 2023-08-29 - H03L7/081
  • 本发明提供了一种相位调整电路、逆变电路及馈电设备,该相位调整电路包含PLL电路(13),该PLL电路(13)具有输入标准信号(Sr)的标准信号输入端子(13a),输入反馈信号(Sf)的反馈信号输入端子(13b),以及输出基于标准信号(Sr)与反馈信号(Sf)的相位差的输出信号(So)的输出端子(13c)。并且,还设置有滤波电路(25),该滤波电路(25)与标准信号输入端子(13a)以及输出端子(13c)相连接,在包含PLL电路(13)的逆变电路(3)的振荡频率为高频领域的情况下,使标准信号(Sr)的相位延迟,以及延迟电路(27),该延迟电路(27)与输出端子(13c)相连接,在逆变电路(3)的振荡频率为比高频领域低的低频领域的情况下,使输出信号(So)延迟。如此就可以在应该对应频率的全领域都能高精度地调整频率。
  • 相位调整电路馈电设备
  • [发明专利]基于非线性鉴相器电路的延迟锁相环电路-CN202310602501.6在审
  • 刘伟峰;靳刚;王兆策;何振敏;高少航 - 西安电子科技大学
  • 2023-05-25 - 2023-08-22 - H03L7/081
  • 本发明公开了一种基于非线性鉴相器电路的延迟锁相环电路,涉及时钟信号产生电路技术领域,解决了技术中锁相环电路锁定精度不高,同时混合信号延迟锁相环电路设计复杂,且面积和功耗较大的问题,该电路包括:n个采样器电路、n个串转并电路、信号处理电路以及压控延时链电路;n个采样器电路之间并联,n个串转并电路之间并联,n个采样器电路分别串联n个串转并电路;信号处理电路与n个串转并电路串联,信号处理电路用于输出模拟电压;压控延时链电路与信号处理电路串联,压控延时链电路用于输出反馈信号,并将反馈信号传输至n个采样器电路;实现了在简化电路结构的基础上,提高了产生多相时钟的精度。
  • 基于非线性鉴相器电路延迟锁相环
  • [发明专利]一种DLL的调整电路及DLL-CN202310584537.6在审
  • 苏志刚;王海力 - 京微齐力(北京)科技股份有限公司
  • 2023-05-23 - 2023-08-18 - H03L7/081
  • 一种DLL调整电路,包括粗调模块和精调模块。粗调模块,以第一延迟步进,对DLL的输入信号进行延迟粗调整。精调模块,包括控制单元、调整单元。控制单元,用于输出控制信号,以控制精调模块的调整量。调整单元,基于控制单元的控制信号,以第二延迟步进,对延迟粗调整后的信号进行延迟精调整;其中,第二延迟步进小于第一延迟步进。本申请的调整电路,通过包括粗调整和精调整的至少两级调整,实现了对DLL不同精度的调整。本申请的精调模块的延迟步进是可控的,可以通过修改精调模块的参数,实现更高的精调精度。
  • 一种dll调整电路
  • [发明专利]时序控制全数字DLL控制电路、NAND FLash控制器控制方法-CN201611038008.2有效
  • 杨燕;李英祥;李卓 - 深圳市富芯通科技有限公司
  • 2016-11-23 - 2023-08-18 - H03L7/081
  • 本发明提出了一种时序控制全数字DLL控制电路、NAND FLash控制器控制方法,通过延迟锁定环实现对DQS进行90度延迟,送至NAND Flash控制器,保证从中间采样数据,完成数据精确地写入至存储器阵列和从阵列中读取数据;所述延迟锁定环由全数字电路构成,相比传统的模拟DLL电路,本发明的全数字具有功耗小,可移植性好,结构简单的优点,可实现90度、180度等多个相位延迟并具有自我调节能力,其中相位延迟的具体值可由应用层软件通过CPU写寄存器配置,采用增加或者减少延迟链中的延迟单元级数,来实现所配置的延迟度数,大大提高延迟锁定环的灵活性;通过配置多条延迟链,实现NAND Flash控制器对多个通道存储器NAND Flash颗粒读写访问操作时所需的时序延迟信号。
  • 时序控制数字dll控制电路nandflash控制器方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top