“时钟门控”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果112849个，建议您升级VIP下载更多相关专利

[发明专利]门控时钟锁存器、其操作方法和采用其的集成电路-CN201310337046.8有效
发明人：伊利亚斯·埃尔金;扬戈;乔纳·阿尔本 -专利权人：辉达公司
申请日： 2013-08-05 - 公布日： 2014-03-26 - 主分类号： H03K3/012 文献下载
摘要：门控时钟锁存器、对时钟信号进行门控的方法以及包含门控时钟锁存器或方法的集成电路。在一个实施例中，门控时钟锁存器包括：（1）传播电路，具有配置为由输入时钟信号所驱动的单个第一开关，（2）保持器电路，耦连到传播电路并具有配置为由输入时钟信号所驱动的单个第一开关以及（3）AND门，耦连到传播电路和保持器电路并具有耦连到传播电路中的第二开关和保持器电路中的第二开关的内部节点
门控时钟锁存器操作方法采用集成电路

[发明专利]参考锁定时钟发生器-CN201880066475.7在审
发明人：罗克·佩雷斯 -专利权人：盈诺飞公司
申请日： 2018-07-13 - 公布日： 2020-06-12 - 主分类号： H03L7/099 文献下载
摘要：通过由参考时钟门控电路生成参考时钟门控信号的外部参考生成时钟；由所述参考时钟门控信号启用环形振荡器注入模式，以禁用环形振荡器的第一缓冲器以及启用参考时钟注入缓冲器，其中所述第一缓冲器和所述注入缓冲器的输出端并联连接至下一个缓冲器输入端；在所述注入缓冲器处接收参考时钟信号的参考时钟跃迁，并将所述参考时钟信号注入所述下一个缓冲器；以及由所述参考时钟门控信号启用环形振荡器闭环模式，以用来启用所述第一缓冲器以及禁用所述参考时钟注入缓冲器。
参考锁定时钟发生器

[发明专利]异构多核处理器功耗控制装置及其功耗控制方法-CN201610917260.4有效
发明人：习伟;蔡田田;姚浩;陈波;郭晓斌;李鹏;杨祎巍;陈浩敏;蒋愈勇;王建邦 -专利权人：南方电网科学研究院有限责任公司
申请日： 2016-10-20 - 公布日： 2019-08-23 - 主分类号： G06F1/3293 文献下载
摘要：本发明涉及一种异构多核处理器功耗控制装置及其功耗控制方法，其装置包括n个CPU和m个IP，还包括时钟管理单元、电源管理单元和时钟控制单元，n和m均为大于1的整数；电源管理单元包括m个电源接口，各电源接口分别根据时钟管理单元的控制命令控制连接的IP的电源开断；时钟控制单元包括n+m个门控时钟模块，各门控时钟模块还分别连接一个CPU或者一个IP，各门控时钟模块分别根据时钟管理单元的控制命令控制连接的CPU或者IP的时钟开断；各CPU均能够控制时钟管理单元向任意电源接口或者任意门控时钟模块发送控制命令
多核处理器功耗控制装置及其方法

[发明专利]门控时钟电路及相关方法-CN200510087422.8无效
发明人：曾柏谕 -专利权人：威盛电子股份有限公司
申请日： 2005-07-22 - 公布日： 2006-01-04 - 主分类号： H03K5/156 文献下载
摘要：本发明提供一种门控时钟电路及相关方法，以根据一时钟及一致能讯号提供一门控时钟。在本发明的一实施例中，该门控时钟电路包括有一传输单元、一锁存单元及一运算单元。当时钟为低电平时，传输单元会将致能讯号传输至锁存单元，使锁存单元的锁存讯号追随反相的致能讯号；当时钟为高电平时，传输单元就会停止将致能讯号传输至锁存单元，由锁存单元锁存该锁存讯号的电平。运算单元对锁存讯号及反相时钟进行或非运算，即可产生门控时钟。
门控时钟电路相关方法

[发明专利]可分时钟控制的低功耗高速AHB总线访问多块SRAM的桥装置-CN201510648227.1有效
发明人：兰光洋;肖佐楠;郑茳 -专利权人：天津国芯科技有限公司
申请日： 2015-10-09 - 公布日： 2018-09-18 - 主分类号： G06F1/32 文献下载
摘要：本发明提供了可分时钟控制的低功耗高速AHB总线访问多块SRAM的桥装置，包括时钟门控模块、数据写模块、数据读模块和寄存装置；时钟门控模块将输入到该时钟门控模块的时钟信号通过时钟开关单元分成多个同频率的时钟信号输出，多个同频率的时钟信号分别输入多块SRAM，多个同频率的时钟信号与SRAM一一对应，该多个同频率的时钟信号中的每一个均能够单独的控制打开或关闭；时钟门控模块同时向数据写模块和数据读模块发出关闭时钟请求，并根据数据写模块和数据读模块的响应控制多个同频率的时钟信号的打开或关闭。
时钟控制功耗高速 ahb 总线访问 sram 装置

[发明专利]可变的同步时钟分频电路-CN201210362745.3在审
发明人：王永流;张伸 -专利权人：上海华虹集成电路有限责任公司
申请日： 2012-09-25 - 公布日： 2014-03-26 - 主分类号： H03K23/00 文献下载
摘要：本发明公开了一种可变的同步时钟分频电路，包括：一时钟计数器，用于对输入的源时钟个数进行计数；一分频倍数配置寄存器，用于寄存时钟分频倍数；一比较器，当时钟计数器的值与分频倍数配置寄存器的值进行比较后，两者不等时，输出的门控逻辑的使能信号无效；当两者相等时，输出的门控逻辑的使能信号有效；一门控逻辑电路，当所述门控逻辑的使能信号无效时关闭；当所述门控逻辑的使能信号有效时，将源时钟分频后输出，且时钟计数器的值在下一个时钟周期归零
可变同步时钟分频电路

[发明专利]提高DFT覆盖率的测试装置及方法-CN202310842428.X在审
发明人：李湘锦;张鹏;李华东;徐军;周世超 -专利权人：苏州忆联信息系统有限公司
申请日： 2023-07-10 - 公布日： 2023-09-29 - 主分类号： G06F30/333 文献下载
摘要：本发明公开了一种提高DFT覆盖率的测试装置及方法，提高DFT覆盖率的测试装置包括时钟分频模块、扫描时钟模块、逻辑运算模块以及时钟门控模块，扫描时钟模块与逻辑运算模块和时钟门控模块连接，时钟分频模块包括时钟分频驱动使能子模块，时钟分频驱动使能子模块与时钟门控模块连接。本发明通过产生的fclk_gate，可以采用最慢的同步时钟，保证gate出来的时钟之间都是同步的，基于此可以覆盖不同频同相的同步逻辑，达到提高ac覆盖率的目的。
提高 dft 覆盖率测试装置方法

[发明专利]一种扫描链测试电路-CN201010547485.8有效
发明人：董欣;邹杨 -专利权人：无锡中星微电子有限公司
申请日： 2010-11-16 - 公布日： 2011-05-04 - 主分类号： G01R31/3183 文献下载
摘要：本发明提供一种扫描链测试电路，其包括用于输入初始时钟的时钟输入端、锁相环、时钟生成单元、门控单元、第一选择器、功能触发器、门控逻辑单元、第二选择器和第三选择器，其中所述第二选择器利用测试使能选择初始时钟或所述锁相环输出的时钟以作为所述时钟生成单元中触发器的时钟端输入；所述第三选择器利用测试使能选择初始时钟或时钟生成单元输出的时钟以作为所述门控逻辑单元中触发器的时钟端输入。
一种扫描测试电路

[实用新型]一种扫描链测试电路-CN201020610392.0无效
发明人：董欣;邹杨 -专利权人：无锡中星微电子有限公司
申请日： 2010-11-16 - 公布日： 2011-06-15 - 主分类号： G01R31/28 文献下载
摘要：本实用新型提供一种扫描链测试电路，其包括用于输入初始时钟的时钟输入端、锁相环、时钟生成单元、门控单元、第一选择器、功能触发器、门控逻辑单元、第二选择器和第三选择器，其中所述第二选择器利用测试使能选择初始时钟或所述锁相环输出的时钟以作为所述时钟生成单元中触发器的时钟端输入；所述第三选择器利用测试使能选择初始时钟或时钟生成单元输出的时钟以作为所述门控逻辑单元中触发器的时钟端输入。
一种扫描测试电路

[发明专利]芯片测试方法、装置、芯片测试机及存储介质-CN202111612655.0在审
发明人：孙军凯;张柯;孟祥刚;蒋曦 -专利权人：西安爱芯元智科技有限公司
申请日： 2021-12-27 - 公布日： 2022-04-05 - 主分类号： G01R31/28 文献下载
摘要：本申请提供一种芯片测试方法、装置、芯片测试机及存储介质，涉及芯片测试技术领域，该方法包括：确定芯片中时钟门控单元的目标使能端的目标寄存器；基于多个目标寄存器组合得到目标扫描链；通过目标扫描链上多个目标寄存器的设定值，生成目标使能信号；通过目标使能信号，控制时钟门控单元中目标使能端对应的目标时钟门控单元开启或关闭。本申请能够在生成目标扫描链的基础上，通过控制寄存器的值以控制芯片扫描测试模式下时钟门控单元的开启和关闭，降低了时钟门控单元的控制难度，有效地控制了时钟门控单元的开启比例，减少测试向量数量，提高测试覆盖率
芯片测试方法装置存储介质

[发明专利]直接根据标准单元库器件生成门控时钟单元的方法-CN200510029299.4无效
发明人：谢憬;陈进;王琴 -专利权人：上海交通大学
申请日： 2005-09-01 - 公布日： 2006-02-22 - 主分类号： G06F17/50 文献下载
摘要：一种集成电路技术领域的直接根据标准单元库器件生成门控时钟单元的方法，运用EDA工具直接根据标准单元库器件来生成门控时钟单元，步骤包括：单元结构的定义、结构的搭建、布局布线、RC参数的提取、时序库文件与物理库文件的生成及验证模型构建其中布局布线中，引脚设定在相邻金属层的通路上，以使得输入输出方向便于在横向和纵向层次上都能实现引脚的利用，并防止在门控时钟单元周围打上屏蔽层。生成时序文件时，必须对相应的输入输出端口管脚的定义做符合门控时钟单元库文件格式的手工改动。本发明克服门控时钟单元现有设计技术给集成电路设计部门带来的不便和困难，能简便地生成门控时钟单元及其相关文件，从而实现其简便生成和简便运用。
直接根据标准单元器件生成门控时钟方法

[发明专利]一种门控时钟系统及其工作方法-CN200810247389.4有效
发明人：胡伟武;陈云霁;钱诚 -专利权人：中国科学院计算技术研究所
申请日： 2008-12-29 - 公布日： 2009-06-03 - 主分类号： G06F1/04 文献下载
摘要：本发明涉及一种门控时钟系统及其工作方法，系统包括用于产生使能信号的叶结点，所述系统还包括转换单元和门控单元，所述转换单元，用于接收所述叶结点产生的使能信号，将所述使能信号转换成新使能信号，将所述新使能信号输入到所述门控单元，所述新使能信号比所述使能信号晚一拍开始和结束；所述门控单元，用于采用所述新使能信号产生门控时钟。本发明能够保证门控时钟在使能信号失效后关闭。
一种门控时钟系统及其工作方法

[发明专利]半导体装置和半导体系统-CN201811434521.2在审
发明人：孙裕硕;金相佑;李炳卓;权润周;赵俊佑 -专利权人：三星电子株式会社
申请日： 2018-11-28 - 公布日： 2019-07-16 - 主分类号： G06F1/04 文献下载
摘要：所述半导体装置包括：硬件自动时钟门控(HWACG)逻辑，被配置为提供知识产权(IP)块的时钟门控；存储器电源控制器，被配置为基于为IP块提供时钟门控的HWACG逻辑来执行与IP块电连接的存储器的电源门控HWACG逻辑包括：第一时钟源，被配置为提供第一时钟信号；第二时钟源，被配置为接收由第一时钟源提供的第一时钟信号，并向IP块提供第二时钟信号；第一时钟控制电路，被配置为控制第一时钟源；第二时钟控制电路，被配置为基于IP块的操作状态将时钟请求发送至第一时钟控制电路，并控制第二时钟源。
时钟源时钟控制电路半导体装置配置时钟信号半导体系统时钟门控块提供存储器电源操作状态电源门控时钟请求自动时钟存储器控制器电连接门控发送知识产权

[发明专利]一种验证方法、装置及芯片-CN201310344218.4有效
发明人：王思佳 -专利权人：北京华大信安科技有限公司
申请日： 2013-08-08 - 公布日： 2013-12-11 - 主分类号： G01R31/317 文献下载
摘要：所述方法包括：芯片接收配置指令；根据所述配置指令模拟专用集成电路ASIC的环境；对应所述芯片中每个功能模块生成门控时钟信号；将预设时钟信号和所述门控时钟信号布置在全局时钟树上；使用所述全局时钟树对所述芯片进行验证本发明实施例所提供的验证方法、装置及芯片，对应每个功能模块单独实现门控时钟控制，使延时在可控的范围内，对FPGA的逻辑时序不会造成影响，同时，将实现门控时钟控制的功能模块布置在全局时钟树的模式下进行验证，也在不影响FPGA逻辑时序的情况下解决了FPGA无法搭建动态全局时钟树的问题。
一种验证方法装置芯片

[发明专利]基于时钟故障容错的门控周期控制方法、系统和装置-CN202211654611.9在审
发明人：马可;李申龙;穆瑞琦;孙振超;郑斌;李洋涛;蔡逸飞;闫迷军;侯峰;李小勇;曹思源;乔恩;朱广超;夏好广;高枫;张波;杨伟君;曹宏发;赵红卫 -专利权人：中国铁道科学研究院集团有限公司;北京纵横机电科技有限公司;中国铁道科学研究院集团有限公司机车车辆研究所;铁科纵横(天津)科技发展有限公司
申请日： 2022-12-22 - 公布日： 2023-04-18 - 主分类号： G06F11/07 文献下载
摘要：本发明实施例提供了一种基于时钟故障容错的门控周期控制方法、系统和装置，所述方法包括：根据接收到的时钟事件，生成时钟跳变信号和时钟稳定信号，时钟事件包括当前的主时钟发布时间；若当前的主时钟发布时间小于设置的配置基准时间，根据时钟跳变信号，确定出时钟状态；通过时钟状态，根据时钟稳定信号进行时钟故障容错，生成门控周期开始信号，具备故障容错能力，能够在时钟故障时，根据时钟稳定信号及时、准确地调整周期开始时间，生成周期开始信号，提高门控周期控制的稳定性和可靠性，从而保证802.1Qbv调度机制的稳定运行。
基于时钟故障容错门控周期控制方法系统装置