“郑茳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果218个，建议您升级VIP下载更多相关专利

[发明专利]一种触摸按键接口电路及触摸按键监控系统-CN201910844153.7有效
发明人：郑茳;肖佐楠;林来砖;匡启和;王宗宝 -专利权人：苏州国芯科技股份有限公司
申请日： 2019-09-06 - 公布日： 2023-10-13 - 主分类号： H03K17/96 文献下载
摘要：本申请公开了一种触摸按键接口电路及触摸按键监控系统，包括：选择模块，用于根据触摸按键选择指令控制与目标触摸按键对应的通道导通；设有比较电容阵列的比较电容模块，用于根据比较电容阵列的电容值输出第一信号；设有内建电容阵列的实际电容模块，用于根据内建电容阵列的电容值和目标触摸按键的电容值输出第二信号；控制模块，用于记录第一信号和第二信号，并按预设规则调整比较电容阵列的电容值；还用于根据所有第一信号和所有第二信号得到目标触摸按键的电容数据。本申请利用逐次逼近方法测得目标触摸按键的电容值，感知电容值变化能力、抗电容端噪声能力均较强，即使很微小的电容值变化也可以被感知到，便于后续对电子设备的精确控制。
一种触摸按键接口电路监控系统

[发明专利]一种芯片测试向量生成方法、装置、设备及存储介质-CN202310815328.8在审
发明人：肖佐楠;储豪杰;沈贽;郑茳;匡启和 -专利权人：苏州国芯科技股份有限公司
申请日： 2023-07-05 - 公布日： 2023-10-10 - 主分类号： G06F11/36 文献下载
摘要：本申请公开了一种芯片测试向量生成方法、装置、设备及存储介质，涉及芯片测试领域，包括：根据芯片设计文件和脚本文件提取芯片端口名称以及相应的端口方向；基于端口方向以及脚本文件中的芯片采样时钟周期为端口信号设置相应的采样方式和采样时间；基于芯片采样时钟周期、采样方式和采样时间对端口信号进行采样，以得到采样结果；基于采样结果和汇编文件生成测试向量，并将测试向量输入芯片测试机台以对芯片进行仿真测试；所述汇编文件为利用基于汇编语言编写的验证项进行编译后得到的文件。本申请通过将汇编语言编写的验证项转化为芯片测试机台易于识别的测试向量，提高测试向量的可读性，以及提高机台对芯片的测试效率。
一种芯片测试向量生成方法装置设备存储介质

[发明专利]一种可配置延迟时间的双核锁步芯片-CN202310897442.X有效
发明人：王粟;沈贽;肖佐楠;郑茳;艾芳 -专利权人：天津国芯科技有限公司
申请日： 2023-07-21 - 公布日： 2023-09-26 - 主分类号： G06F11/22 文献下载
摘要：本发明提供了一种可配置延迟时间的双核锁步芯片，在芯片内部嵌入两个处理器，一个处理器作为主处理器，另一个处理器作为校验处理器；主处理器接收片内总线的输入信号，并将输出信号通过延迟电路，传输至比较电路内；校验处理器通过延迟电路，接收片内总线的输入信号，并将输出信号传输至比较电路内；比较电路对主处理器的输出信号与校验处理器的输出信号进行对比，得到检测结果，并判断主处理器是否发生故障。本发明有益效果：无需大量引出处理器内部信号，而是以程序执行时间作为比较对象，仅需对位数很少的计时结果进行外部比较，相应的延迟电路引入了更灵活的延迟配置功能，能够更好地克服基于时间的共因失效问题。
一种配置延迟时间双核锁步芯片

[发明专利]RISC-V处理器运行监测和行为追踪系统-CN202311029441.X在审
发明人：郑茳;肖佐楠;匡启和;陈石;崔小曼;陈甚旭 -专利权人：无锡国芯微高新技术有限公司
申请日： 2023-08-16 - 公布日： 2023-09-19 - 主分类号： G06F11/30 文献下载
摘要：本申请公开RISC‑V处理器运行监测和行为追踪系统，涉及嵌入式处理器领域，分别在流水架构的取指译码和程序寄存器之间、指令缓存和取指译码单元之间、运算单元和寄存器组之间、以及寄存器组和数据缓存单元之间设置四个指令地址寄存器，并确定为数据监测点；通过RISC‑V指令集修改状态寄存器的控制指令，控制追踪模块对选取的目标监测点进行数据监测，并生成数据帧；内存接收数据帧，通过外接的传输接口送入上位机和/或存储介质。该系统可以将监测机制细粒度到处理器内部，对每个指令步骤进行监测，并将监测数据以数据帧的形式发送到上位机或存储介质，便于后续处理器性能分析。
risc 处理器运行监测行为追踪系统

[发明专利]一种处理器运行检测方法、装置、设备及介质-CN202311002786.6在审
发明人：郑茳;黄旭松;沈贽;肖佐楠;匡启和 -专利权人：苏州国芯科技股份有限公司
申请日： 2023-08-10 - 公布日： 2023-09-08 - 主分类号： G06F11/36 文献下载
摘要：本申请公开了一种处理器运行检测方法、装置、设备及介质，应用于处理器运行检测技术领域，包括：针对主处理器流水线和从处理器流水线中的每一流水级，获取当前时钟周期的状态信息；其中，所述主处理器流水线为双核锁步系统中主处理器的流水线，所述从处理器流水线为所述双核锁步系统中从处理器的流水线；基于所述主处理器流水线和所述从处理器流水线中同一级流水级的所述状态信息进行信息比对，得到处理器运行检测结果。这样，能够对故障进行精准定位，从而保障在故障恢复时精确有效的进行程序回滚。
一种处理器运行检测方法装置设备介质

[发明专利]一种芯片设计方法、装置、设备及存储介质-CN202310971469.9在审
发明人：肖佐楠;黄旭松;沈贽;郑茳;匡启和 -专利权人：苏州国芯科技股份有限公司
申请日： 2023-08-03 - 公布日： 2023-09-01 - 主分类号： G06F30/3323 文献下载
摘要：本申请公开了一种芯片设计方法、装置、设备及存储介质，涉及芯片技术领域。该方法包括：获取安全等级与子模块的映射关系；所述映射关系用于表征在不同汽车安全等级下芯片内需要进行故障检查的子模块；获取目标芯片对应的目标安全等级，根据所述目标安全等级通过查询所述映射关系确定出目标芯片对应的目标子模块；在所述目标芯片运行过程中，对所述目标芯片的两个内核中的所述目标子模块的输出进行比对校验，以实现对内核中目标子模块的故障检查。实现故障覆盖率和功耗的平衡，使得同一芯片能够适配不同的安全等级需求，让其能尽可能地复用于整车不同域控系统的设计中，提高了车规级芯片的复用性，利于系统开发，降低了车厂的成本及开发周期。
一种芯片设计方法装置设备存储介质

[发明专利]用于FFT计算的RISC-V扩展架构-CN202310691502.2有效
发明人：郑茳;肖佐楠;匡启和;陈石;施彦;王耀 -专利权人：无锡国芯微高新技术有限公司
申请日： 2023-06-13 - 公布日： 2023-08-22 - 主分类号： G06F9/30 文献下载
摘要：本申请公开用于FFT计算的RISC‑V扩展架构，涉及处理器领域，包括取指、译码、执行、访存和写回模块，寄存器组和Cache；取指模块内置FFT指令译码单元，对FFT计算指令进行译码；访存模块内置FFT访存控制单元，控制Cache、寄存器组和Memory中蝶形数据的读取及缓存；执行模块内置FFT蝶形运算组，基于寄存器组中的蝶形数据执行FFT蝶形运算。在CPU系统架构上设置专门处理蝶形数据的扩展单元和指令，实现FFT蝶形运算指令化和并行化，通过底层硬件加速FFT计算速度，提升处理器对数字信号的计算性能。
用于 fft 计算 risc 扩展架构

[发明专利]串行通信保护方法、装置、设备及存储介质-CN202310564956.3有效
发明人：郑茳;肖佐楠;匡启和;钟文平;肖楠;张祯芳;汪建强 -专利权人：无锡国芯微高新技术有限公司
申请日： 2023-05-19 - 公布日： 2023-08-01 - 主分类号： G06F13/42 文献下载
摘要：本申请公开串行通信保护方法、装置、设备及存储介质，涉及通信领域，控制串口通讯周期依次进入ADDR、CMD、DATA和CRC校验阶段，将目标寄存器在CMD阶段update到串口。当接收到突发事件的有效电平信号时，将串口模块内部设置的Lock信号拉高，对目标寄存器的值进行锁存；阻止在CRC校验完且遇到对目标寄存器执行清零操作时将目标寄存器值清零，保证目标寄存器因突发事件产生的变化在下一个通讯周期时在串口总线上体现，避免检测不到突发事件而导致系统崩溃的情况。该方案可以在底层硬件上检测识别并保护串口通信，无需通过设置串口通信的等待时间进行软件规避，提高串行通信的传输效率。
串行通信保护方法装置设备存储介质

[发明专利]一种CPU中加速无条件跳转的方法及电路-CN201911301722.X有效
发明人：王粟;肖佐楠;郑茳 -专利权人：天津国芯科技有限公司
申请日： 2019-12-17 - 公布日： 2023-07-25 - 主分类号： G06F9/30 文献下载
摘要：本发明提供了一种使用在嵌入式CPU中的，用于加速程序中无条件跳转的方法及其电路实现。该方法通过在CPU中，加入软件可寻址寄存器及相应的取指计算与控制电路，从而实现通过寄存器访问指令，直接无缝切换CPU取指流水线，达到在绝大多数情况下加速无条件跳转的效果。
一种 cpu 加速无条件跳转方法电路

[发明专利]一次性可编程存储器的数据编程校验方法和装置-CN202310505387.5有效
发明人：郑茳;肖佐楠;匡启和;顾盛;曾翔;郭星宇;汪建强 -专利权人：无锡国芯微高新技术有限公司
申请日： 2023-05-08 - 公布日： 2023-07-21 - 主分类号： G11C29/42 文献下载
摘要：本申请公开一次性可编程存储器的数据编程校验方法和装置，涉及存储器领域，向存储器中写入不含CRC校验码和校验使能数据的原始数据，并通过控制器进行数据匹配；当错误类型为不可写入类型时，在控制器内设置寄存器组并写入目标存储位的目标地址和修复数据，建立与目标存储位的索引关系，在存储器正常工作时对错误数据进行读替换控制；对修复后的存储器进行数据匹配，在匹配无误时写入CRC校验码和校验使能数据并进行数据调试，对存储器进行load测试和CRC校验测试。该方案在烧录时不直接写入CRC校验码和校验使能数据，在控制器中设置寄存器来替换存储器中的出错数据，从而提高一次性可编程存储器的使用效率。
一次性可编程存储器数据编程校验方法装置

[发明专利]基于共享紧耦合存储器的高速缓存控制架构-CN202310431873.7有效
发明人：郑茳;肖佐楠;匡启和;陈石;王惠忠;邹海春 -专利权人：无锡国芯微高新技术有限公司
申请日： 2023-04-21 - 公布日： 2023-07-14 - 主分类号： G06F15/167 文献下载
摘要：本申请公开基于共享紧耦合存储器的高速缓存控制架构，涉及嵌入式处理器领域，在TCM和Cache之间设置共享控制器，共享控制器的数据共享控制模块进行数据寻址、确定DCache中的温数据以及向DTCM中写入待读写数据；数据缓存控制模块根据寻址结果对DCache进行读写控制；指令共享控制模块进行指令寻址、确定ICache中的温指令以及向ITCM中写入待读指令；指令缓存控制模块根据寻址结果对ICache进行读写控制。该架构将TCM的空闲空间作为Cache的延伸空间并进行分区控制和调度，让Core更多的从Cache和TCM中读写数据和指令，减少访问主存储器的次数和时间。
基于共享耦合存储器高速缓存控制架构

[发明专利]一种CAN总线的接收器及信号接收装置-CN202310057208.6在审
发明人：牛洪军;徐秀强;肖佐楠;匡启和;郑茳 -专利权人：苏州国芯科技股份有限公司
申请日： 2023-01-19 - 公布日： 2023-07-04 - 主分类号： H04B1/10 文献下载
摘要：本发明公开了一种CAN总线的接收器，涉及通讯领域，阈值设置模块与降压模块配合实现对CAN总线的输入信号的降压，以便放大模块根据输入的差分信号输出对应的电平信号，阈值设置模块会基于放大模块的输出信号调整内部的预设阈值，与放大模块之间构成了迟滞控制的结构，使输出信号更稳定，不容易受到外界环境或自身器件的影响，提高了整个接收器的抗干扰能力和稳定性，解决了传统方式中交叉迟滞比较器和负载调整迟滞比较器造成的不精准问题，保证了接收器的输出结果的准确性，提高了接收器的可靠性和安全性，有利于CAN总线的整个接收过程的进行。本发明还公开了一种CAN总线的信号接收装置，具有与上述CAN总线的接收器相同的有益效果。
一种 can 总线接收器信号接收装置

[发明专利]一种同步脉冲的产生电路及电子控制单元-CN202310061821.5在审
发明人：王德龙;汪建强;肖佐楠;郑茳;匡启和 -专利权人：苏州国芯科技股份有限公司
申请日： 2023-01-16 - 公布日： 2023-06-06 - 主分类号： H03K3/53 文献下载
摘要：本发明公开了一种同步脉冲的产生电路，涉及电路领域，源跟随器在满足跟随条件时输出与所述电容的第一端的电压变化趋势一致的跟随信号，在不满足跟随条件时输出第三供电电源对应的电压信号，使整个电路输出的信号是基于电容的第一端的输出信号和第三供电电源产生的，不会随后端的传感器负载的变化而变化，在参数一致的前提下，该同步脉冲信号的上升沿和下降沿的速率稳定，并且可以通过调节电路中具体器件的参数来控制同步脉冲信号的上升沿和下降沿的速率，输出信号稳定可控，有利于ECU对于传感器的控制过程的准确实现，提高了汽车控制器的安全性和可靠性。本发明还公开了一种电子控制单元，具有与上述同步脉冲的产生电路相同的有益效果。
一种同步脉冲产生电路电子控制单元

[发明专利]用于双核锁步的周期故障检测修复架构和检测修复方法-CN202310487162.1在审
发明人：郑茳;肖佐楠;匡启和;陈石;曾义飞;顾权 -专利权人：无锡国芯微高新技术有限公司
申请日： 2023-05-04 - 公布日： 2023-06-06 - 主分类号： G06F11/22 文献下载
摘要：本申请公开用于双核锁步的周期故障检测修复架构和检测修复方法，涉及嵌入式处理器领域，主核包括若干组级联的主核处理块，主核处理块包含主核执行单元和存储主核执行单元输出数据的主核流水线寄存器；副核包括和主核处理块相同数量个级联的副核处理块；每个处理块分别设有一个输出比较端；并行比较器包含若干组比较模块，执行相同功能的主核处理块与副核处理块的输出比较端连接到同一组比较模块的两个输入端；故障检测修复模块连接并行比较器的并行输出端，根据匹配结果定位故障周期和故障点，通过对应主核流水线寄存器进行回卷修复故障数据。本方案实现多级流水线级细颗粒度的硬件故障检测和恢复，缩短硬件自检修复时间，增强处理器的安全性能。
用于双核锁步周期故障检测修复架构方法

[实用新型]一种便捷式Jtag仿真器接口转换器-CN202223468464.4有效
发明人：卢前程;汪建强;郑茳;肖佐楠;匡启和 -专利权人：苏州国芯科技股份有限公司
申请日： 2022-12-21 - 公布日： 2023-06-02 - 主分类号： H01R31/06 文献下载
摘要：本申请公开了一种便捷式Jtag仿真器接口转换器，属于接口转换器技术领域，包括壳体，所述壳体的内壁卡接有两个电冷片，壳体的上表面固定连接有控制器，壳体的上方设置有旋转电机，壳体的上表面固定连通有排风管，旋转电机动力的输出端贯穿排风管并固定连接有等距离排列的扇叶，壳体的内部分别设置有转换器和温度感应器。该便捷式Jtag仿真器接口转换器，通过通过设置有壳体能够将转换器防护在内，同时利用温度感应器能够感应到壳体内转换器的温度，并通过导线传递至控制器内，利用控制器能够控制电冷片与旋转电机的开启与关闭，然后通过旋转电机带动扇叶在排风管内转动，从而可将壳体内的热气通过排风管抽出壳体外，使壳体内的热气抽出。
一种便捷 jtag 仿真器接口转换器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
下一页»
尾页
共 218 条