“时钟数据”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2525722个，建议您升级VIP下载更多相关专利

[发明专利]时钟恢复电路、数据接收装置以及数据发送与接收系统-CN201380035849.6有效
发明人：韩允泽;吴洸一 -专利权人：硅工厂股份有限公司
申请日： 2013-07-05 - 公布日： 2016-11-16 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了用于从时钟嵌入数据信号(Clock Embedded Data Signal)中恢复时钟信号的时钟恢复电路、用于从时钟嵌入数据信号中恢复时钟信号和数据信号的数据接收装置以及改进了时钟嵌入数据信号的协议的数据发送与接收系统数据发送与接收系统包括配置成发送在数据信号中嵌入(Embed)嵌入式时钟信号而形成的时钟嵌入数据信号的数据发送装置；以及配置成从时钟嵌入数据信号中恢复与嵌入式时钟信号对应的时钟信号的数据接收装置。
时钟恢复电路数据接收装置以及发送系统

[发明专利]一种跨时钟域处理电路-CN201880098603.6在审
发明人：白玉晶;刘旭辉 -专利权人：华为技术有限公司
申请日： 2018-12-29 - 公布日： 2021-05-25 - 主分类号： H03L7/181 文献下载
摘要：一种跨时钟域处理电路，用于以较低的延时实现数据在异步时钟域之间的处理。该跨时钟域处理电路包括相位对齐电路(330)和同步电路(340)，其中相位对齐电路(330)用于根据输入数据恢复出的、包含输入数据时钟的相位变化信息的控制信号来调整来自本地的工作时钟的相位，使得该工作时钟与输入数据时钟相位对齐，并将上述输入数据时钟和工作时钟作为同步电路的时钟以同步上述输入数据。以输入数据时钟恢复出的控制信号来调整本地的工作时钟的相位，使得输入数据时钟和调整后的工作时钟可以以较低的延迟同步输入数据，使得数据经过跨时钟域处理电路的时延变小。
一种时钟处理电路

[发明专利]一种跨时钟域处理电路-CN201880098604.0有效
发明人：白玉晶;刘旭辉 -专利权人：华为技术有限公司
申请日： 2018-12-21 - 公布日： 2022-05-13 - 主分类号： H04L7/00 文献下载
摘要：一种跨时钟域处理电路，用于以较低的延时实现数据在异步时钟域之间的处理。该跨时钟域处理电路包括滤抖电路和同步电路，其中滤抖电路用于将输入数据恢复出的时钟进行滤抖，调整滤抖后的时钟相位，并作为输出数据时钟输出至同步电路；该同步电路用于根据上述输入数据时钟和输出数据时钟，对上述输入数据进行跨时钟域同步通过对输入数据时钟进行滤抖和相位对齐，使得该输入数据时钟可以以较低的延迟同步输入数据，使得数据经过跨时钟域处理电路的时延变小。
一种时钟处理电路

[发明专利]时钟监控方法、调节方法、时钟系统及存储介质-CN202210884462.9在审
发明人：刘艳龙;何宇;高涛 -专利权人：西安羚控电子科技有限公司
申请日： 2022-07-26 - 公布日： 2022-11-18 - 主分类号： H04L43/0852 文献下载
摘要：本申请公开了一种时钟监控方法、调节方法、时钟系统及存储介质，该时钟监控方法包括：实时数据网络由主时钟模块中获取主时钟数据，由一个或多个从时钟设备中获取从时钟数据；数据处理模块以第一预设频率由实时数据网络中获取主时钟数据和各从时钟数据，分别计算主时钟数据与每个从时钟数据的差值，并判断差值是否大于预设阈值，将差值大于预设阈值的从时钟数据打上异常警告标签。本申请公开的技术方案保证了与实时数据网络连接的从时钟设备具有较小的网络传输延迟，使网络具有较好的实时性。
时钟监控方法调节系统存储介质

[发明专利]延迟补偿-CN201680021690.6在审
发明人： R.K.萨布拉马尼安;A.文基塔卡拉姆;J.纳拉达西;P.辛加尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-04-06 - 公布日： 2017-12-01 - 主分类号： G06F13/16 文献下载
摘要：可以从外围时钟生成数据时钟。响应于数据时钟的边缘，可以在总线上在数据信号中提供采样数据，其中数据时钟的边缘由外围时钟的初始边缘触发。可以基于外围时钟的初始边缘与在总线上检测到采样数据的时间之间的时间差来选择数据时钟相对于外围时钟的延迟。可以生成具有相对于外围时钟的选择的延迟的延迟数据时钟。响应于延迟数据时钟的边缘，可以在总线上提供所请求的数据。
延迟补偿

[发明专利]一种时钟电路、时钟对齐系统和时钟对齐方法-CN202210043262.0在审
发明人：黄克琴;冀康灵 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-14 - 公布日： 2023-07-25 - 主分类号： G11C7/10 文献下载
摘要：本申请实施例提供了一种时钟电路、时钟对齐系统和时钟对齐方法，该时钟电路包括：该时钟电路包括信号接收端、均衡电路和模拟测试电路；信号接收端，用于接收数据选通时钟信号和系统时钟信号；均衡电路，用于对数据选通时钟信号和系统时钟信号进行对齐处理，确定候选调整值；模拟测试电路，用于接收目标数据选通时钟信号，利用目标数据选通时钟信号和系统时钟信号进行握手测试，以确定目标数据选通时钟信号和系统时钟信号是否握手成功。这样，通过对目标数据选通时钟信号和系统时钟信号进模拟测试，保证目标数据选通时钟信号和系统时钟信号能够握手成功，提高了时钟电路的对齐精度。
一种时钟电路对齐系统方法

[发明专利]时钟数据恢复装置及电子设备-CN201310312229.4有效
发明人：程昱;邓升成;郭龙成 -专利权人：华为技术有限公司
申请日： 2013-07-23 - 公布日： 2013-11-27 - 主分类号： H03K5/13 文献下载
摘要：本发明实施例公开了一种时钟数据恢复装置以及设有该时钟数据恢复装置的电子设备，属于通信技术领域。解决了现有的时钟数据恢复模块存在输出抖动较大的技术问题。该时钟数据恢复装置，包括时钟数据恢复单元、数控振荡单元和先入先出单元；时钟数据恢复单元用于通过第一输入时钟信号对数据输入信号进行时钟数据恢复，生成初步时钟信号和初步数据信号；数控振荡单元用于以一定的分频系数对第二输入时钟信号进行分频，生成并向外部发送恢复时钟信号，还将初步时钟信号与恢复时钟信号进行比较，如果初步时钟信号超前或滞后于恢复时钟信号，则将分频系数相应的减1或加1。本发明应用于电子设备中收发数据的处理。
时钟数据恢复装置电子设备

[实用新型]MCTP的时钟调整装置-CN201120226130.9有效
发明人：武越;范亚伟;张三成 -专利权人：北京阳光金力科技发展有限公司
申请日： 2011-06-29 - 公布日： 2012-02-01 - 主分类号： H04J3/06 文献下载
摘要：本实用新型是有关于一种MCTP的时钟调整装置，该装置包括：线路时钟获取模块、先进先出缓存器、读写模块、时钟频率差模块、无效数据长度模块和数据帧设置模块。线路时钟获取模块获取线路时钟；读写模块利用线路时钟向FIFO中写入数据帧中的数据，并利用本地时钟从FIFO中读取数据；时钟频率差模块计算线路时钟和本地时钟的时钟频率差；无效数据长度模块确定数据帧应增加/删除的无效数据的长度；数据帧设置模块设置本地发送数据帧。本实用新型提供的技术方案可避免MCTP节点需要以基准时钟进行时钟同步的过程，并且可避免各节点为进行时钟同步而产生的时钟误差累积所导致的网络中节点数量受限的问题，非常适用实用。
mctp 时钟调整装置

[发明专利]显示器的时钟数据恢复电路及其时钟恢复电路-CN202211532538.8在审
发明人：李锺硕;吴锡载;金元 -专利权人： LX半导体科技有限公司
申请日： 2022-12-01 - 公布日： 2023-06-13 - 主分类号： H03L7/08 文献下载
摘要：本发明提供了显示器的时钟数据恢复电路及其时钟恢复电路，该显示器的时钟数据恢复电路适用于从时钟数据信号恢复时钟。该时钟数据恢复电路包括：时钟恢复电路，该时钟恢复电路被配置为通过多级延迟单元对输入时钟进行延迟，并分别从各延迟单元输出经延迟的时钟；以及数据恢复电路，该数据恢复电路被配置为使用从经延迟的时钟中选择的恢复出的时钟来恢复时钟数据信号的数据
显示器时钟数据恢复电路及其

[发明专利]时钟数据恢复电路结构及数字化时钟数据恢复方法-CN201210484059.3有效
发明人：马鹏;金胤丞 -专利权人：中国电子科技集团公司第三十二研究所
申请日： 2012-11-23 - 公布日： 2013-02-27 - 主分类号： H04L7/00 文献下载
摘要：本发明涉及一种时钟数据恢复电路结构及数字化时钟数据恢复方法，属于数字通信技术领域。该电路结构包括数据沿位置检查模块、恢复时钟选定模块、时钟毛刺过滤模块和D触发器，数据沿位置检查模块根据16个相位时钟检查串行输入数据的当前数据沿位置，确定恢复时钟选择控制信号和时钟毛刺过滤控制信号；恢复时钟选定模块在16个相位时钟中选择相应的恢复时钟；并由时钟毛刺过滤模块输出过滤后的恢复时钟；D触发器则输出恢复数据。从而利用直接定位串行输入数据的跳变沿确定恢复时钟和恢复数据，本发明的时钟数据恢复电路结构及数字化时钟数据恢复方法，其电路结构简单，设计方法简便，易于集成于串行数据接收器，且应用范围较为广泛。
时钟数据恢复电路结构数字化方法

[发明专利]一种基于扩频技术的数据同步传输装置-CN201510980055.8有效
发明人：刘敬波;刘俊秀;石岭 -专利权人：深圳开阳电子股份有限公司
申请日： 2015-12-24 - 公布日： 2019-06-11 - 主分类号： H04L7/00 文献下载
摘要：本发明公开一种基于扩频技术的数据同步传输装置，包括扩频时钟产生模块、数据预同步电路和数据同步处理电路；扩频时钟产生模块接收输入时钟信号，产生扩频后的输出时钟信号；数据预同步电路接收输入时钟信号和输入数据，在输入时钟信号的反沿锁存输入数据，在接收到输出时钟信号后，将输入数据发送到数据同步电路；数据同步处理电路根据输入时钟信号的时序写入输入数据并锁存，再根据输出时钟信号的时序移出输入数据。本发明能够根据扩频后时钟信号，将数据进行同步输出，使输出数据保持正常，不会造成输出时钟和输出数据不同步的问题，同时，输出数据与时钟频率被叠加低频调制，极大的降低了系统EMI干扰。
一种基于技术数据同步传输装置

[发明专利]多路LVDS时钟线路检测方法和系统-CN201610808399.5有效
发明人：肖文鲲;邱永刚;罗忠辉 -专利权人：广州视源电子科技股份有限公司
申请日： 2016-09-07 - 公布日： 2019-03-26 - 主分类号： G09G3/00 文献下载
摘要：本发明涉及一种多路LVDS时钟线路检测方法和系统，接收多路LVDS信号，获取一路LVDS信号的时钟信号作为基础时钟信号。根据基础时钟信号进行倍频处理得到采样时钟信号，对基础时钟信号进行采样得到常数时钟数据。根据常数时钟数据以及常数数据对各路LVDS信号中的时钟信号和数据信号进行位对齐处理，使基础时钟信号对应的常数时钟数据与常数数据一致。对各路LVDS信号中位对齐处理之后的时钟信号进行采集，得到各时钟信号对应的常数时钟数据，若存在时钟信号对应的常数时钟数据与常数数据不一致时输出时钟线路故障提醒信息。对各路时钟信号位对齐处理后进行检测，避免因存在未检测的时钟线路存在故障而导致显示屏的图像异常，提高了多路LVDS时钟线路检测的可靠性。
多路 lvds 时钟线路检测方法系统

[发明专利]移动高级主时钟、建立高级主时钟的方法和自主车辆-CN201910923603.1有效
发明人：保罗·M·刘 -专利权人：三星电子株式会社
申请日： 2019-09-27 - 公布日： 2021-12-07 - 主分类号： G04R20/02 文献下载
摘要：提供移动高级主时钟、建立高级主时钟的方法和自主车辆。一种高级主时钟被提出。高级主时钟具有：GNSS接口，接收GNSS时间同步数据；实时时钟(RTC)，具有晶体振荡器；一个或多个通信接口，与时钟校正源交换数据；以及时钟校正主机。时钟校正主机基于GNSS时间同步数据和来自时钟校正源的数据计算时钟漂移，生成调整的时钟数据，并且将调整的时钟数据写到来自不同位置的RTC。高级主时钟可在车辆中。
移动高级时钟建立方法自主车辆

[发明专利]一种lvds高速串行通信时钟同步实现方法及系统-CN202010117247.7有效
发明人：谢文平 -专利权人：云知声智能科技股份有限公司;厦门云知芯智能科技有限公司
申请日： 2020-02-25 - 公布日： 2022-02-18 - 主分类号： H04J3/06 文献下载
摘要：本发明提供了一种lvds高速串行通信时钟同步实现方法及系统，其方法包括：预设数目个时钟采样电路、时钟选择控制电路和数据输出选择电路，其中：基于预设数目个时钟采样电路，分别对数据同步头的串行输入数据进行采样，并获得预设数目个采样时钟数据和预设数目个串行输入数据；基于时钟选择控制电路，对获得的预设数目个采样时钟数据进行预设比较处理，选择最优时钟数据，并根据最优时钟数据，确定最优时钟采样电路；基于数据输出选择电路和时钟选择控制电路确定的最优时钟采样电路，从预设数目个串行输入数据中选择与最优时钟采样电路相关的串行输入数据进行数据输出。
一种 lvds 高速串行通信时钟同步实现方法系统

[发明专利]零偏移时钟分配-CN201910687714.7有效
发明人：迈克尔·约翰·鲁珀特;恩斯特·JG·登·布勒德;列昂尼德·戈尔丁 -专利权人：集成装置技术公司
申请日： 2019-07-26 - 公布日： 2022-03-25 - 主分类号： H04L7/00 文献下载
摘要：一种分配时钟信号的方法，包括：将多个时钟信号接收到相应的多个处理块中；确定多个时钟信号中的第一时钟信号与多个时钟信号中的每个其他时钟信号之间的频率偏移数据；周期性地确定第一时钟信号与其他时钟信号之间的相位偏移数据；以及在脉冲宽度调制时钟信号上发送第一时钟信号、频率偏移数据和相位偏移数据。该方法包括：接收调制时钟信号，调制时钟信号包括脉冲宽度调制时钟信号上的载波时钟信号、频率偏移数据和相位偏移数据；以及基于第一时钟信号、频率偏移数据和相位偏移数据恢复多个时钟信号。
偏移时钟分配

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条