“忆阻器 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8694077个，建议您升级VIP下载更多相关专利

[发明专利]一种基于忆阻器的多幅度脉冲信号的存储电路-CN202210057224.0在审
发明人：唐明华;杨书一;刘睿;石泾波;张锋 -专利权人：湘潭大学
申请日： 2022-01-19 - 公布日： 2022-04-12 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种基于忆阻器的多幅度脉冲信号的存储电路，包括解码电路和忆阻器写入控制电路，解码电路的输入端接入脉冲幅度调制PAM电压信号，根据输入脉冲幅度调制PAM电压信号的阶数输出对应路数的NRZ信号，每一路NRZ信号对应连接一个忆阻器写入控制电路，忆阻器写入控制电路根据对应NRZ信号的高电平或低电平状态对忆阻器施加正向电压或反向电压使忆阻器处于高阻或低阻态。本发明将多幅度脉冲信号解码后分别存储于忆阻器中，避免忆阻器由于多值存储产生的误差，大大提高了忆阻器的存储精度；通过MOS逻辑电路实现对忆阻器状态的写入，简化了电路结构，降低了系统能耗，适合于实现对PAM4
一种基于忆阻器幅度脉冲信号存储电路

[发明专利]一种带异步置位复位的CMOS混合型SR忆阻锁存器电路-CN202110390108.6有效
发明人：林弥;陈俊杰;王旭亮;罗文瑶;韩琪 -专利权人：杭州电子科技大学
申请日： 2021-04-12 - 公布日： 2022-05-03 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，包括二个模块：SR忆阻锁存器模块以及忆阻异步置位复位功能模块。SR忆阻锁存器模块包括第一MOS管T1、第二MOS管T2、第三MOS管T3、>；忆阻异步置位复位功能模块包括第二忆阻器M2、第三忆阻器M3、第四忆阻器M4、第五忆阻器M5以及第三反相器N3；SR忆阻锁存器模块由忆阻器与CMOS混合构成，电路具有非易失性。忆阻异步置位复位功能模块由忆阻器构成的与门和或门构建而成，利用忆阻逻辑门电路最大化简化电路结构从而减少元器件数量。
一种异步复位 cmos 混合 sr 忆阻锁存器电路

[发明专利]一种电流型忆阻器矩阵权值运算方法-CN201910352509.5在审
发明人：王钰琪;刘鑫伟;徐威;陈义豪;梁定康;童祎 -专利权人：南京邮电大学
申请日： 2019-04-28 - 公布日： 2019-08-23 - 主分类号： G06N3/00 文献下载
摘要：本发明揭示了一种电流型忆阻器矩阵权值运算方法，该方法包括如下步骤：S1：信号发生器中的数字电路根据编码格式设计数字电路的输出信号；S2：数模转换器将数字电路处理过的模拟信号输入单元忆阻器矩阵；S3：忆阻器单元矩阵对数模转换器输入的信号进行处理之后，经过忆阻器单元矩阵输出端选通开关；S4：选通开关输出的信号被下一级进行采集。该方法可在忆阻器单元现有导态的基础上开发包含负数权值在内的全新权值，同时为克服传统忆阻器矩阵结构在生成大规模忆阻器矩阵时的局限性，以节点权值固定的小规模忆阻器矩阵替代单个忆阻器的作为忆阻器矩阵的最小单元，方便忆阻器矩阵各单元的测试以及拓展。
忆阻器矩阵单元矩阵选通开关电流型运算模拟信号输入单元对数模转换器设计数字电路数字电路处理信号进行处理数模转换器信号发生器编码格式矩阵结构输出信号数字电路最小单元固定的输出端采集测试输出替代拓展开发

[发明专利]一种基于传输机制的阈值转变忆阻器的建模方法-CN202210167709.5在审
发明人：吴祖恒;邹建勋;李星;代月花 -专利权人：安徽大学
申请日： 2022-02-23 - 公布日： 2022-05-27 - 主分类号： G06F30/33 文献下载
摘要：本发明公开了一种基于传输机制的阈值转变忆阻器的建模方法，利用空间电荷限制电流机制SCLC对阈值转变忆阻器进行建模；其中，所述阈值转变忆阻器包括TaOx、VOx、NbOx已被实验证明有阈值特性的忆阻器；利用直接隧传到福勒‑诺德海姆隧穿机制DT‑FNT对另一类阈值转变忆阻器进行建模；其中，所述另一类阈值转变忆阻器包括HfOx:Ag、SiOxNy:Ag、SiO2：Ag已被实验证明有阈值特性的忆阻器。上述方法具有完整、高效的优点，能够方便忆阻器在电路中的灵活应用。
一种基于传输机制阈值转变忆阻器建模方法

[发明专利]基于电路仿真的忆阻器阵列神经网络的构建及优化方法-CN202110673101.5有效
发明人：陈全;范达熠;谢锐;宋明洋 -专利权人：南方科技大学
申请日： 2021-06-17 - 公布日： 2022-05-31 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了基于电路仿真的忆阻器阵列神经网络的构建及优化方法，所述方法包括：获取已训练的神经网络模型；根据已训练的神经网络模型和预设的忆阻器，得到忆阻器阵列神经网络模型；基于电路仿真，对所述忆阻器阵列神经网络模型进行优化，得到忆阻器阵列神经网络模型优化结果。本发明实施例通过将神经网络模型与忆阻器阵列结合得到忆阻器阵列神经网络模型，并对忆阻器阵列神经网络模型进行优化，可以提高数据处理的准确率。
基于电路仿真忆阻器阵列神经网络构建优化方法

[发明专利]忆阻器及其制备方法-CN202011001124.3在审
发明人：吴华强;钱鹤;李辛毅 -专利权人：清华大学
申请日： 2020-09-22 - 公布日： 2022-03-29 - 主分类号： H01L27/24 文献下载
摘要：一种忆阻器及其制备方法。该忆阻器包括至少一个忆阻单元，至少一个忆阻单元中的每个包括晶体管和至少一个忆阻元件，晶体管包括源极和漏极；至少一个忆阻元件中的每个包括第一电极、阻变层、第二电极以及钝化层，第一电极与源极或漏极电连接；阻变层在第一电极和第二电极之间；钝化层至少覆盖阻变层的侧壁。该钝化层可以避免阻变层和与其相邻的介质层或绝缘层之间产生离子相互扩散的问题，并且在忆阻器包括多个忆阻单元时，还可以避免忆多个阻单元在工作过程中产生串扰而对忆阻器的整体性能产生不良影响。
忆阻器及其制备方法

[发明专利]一种具有同构调幅功能的三角波忆阻保守信号发生器-CN202211374810.4在审
发明人：杜传红;刘立才;张正平;余世星 -专利权人：贵州大学;安顺学院
申请日： 2022-11-04 - 公布日： 2023-03-07 - 主分类号： H04L9/00 文献下载
摘要：本发明涉及一种具有同构调幅功能的三角波忆阻保守信号发生器，包括：建立保守忆阻系统数学模型，基于所述保守忆阻系统数学模型，构建三角波忆阻保守信号发生器；所述三角波忆阻保守信号发生器包括：荷控忆阻器M(Vz)；构建所述荷控忆阻器M(Vz)的数学模型，并基于所述荷控忆阻器M(Vz)的数学模型，设计所述荷控忆阻器M(Vz)的等效电路。本发明设计一个由三角波函数构成的新型荷控忆阻器模型和由其构成的保守混沌系统及其信号发生电路，更改系统初始值，且电路具有同构调幅功能。
一种具有同构调幅功能三角波忆阻保守信号发生器

[发明专利]基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现-CN201210587179.6无效
发明人：刘力锋;后羿;李悦;于迪;陈冰;高滨;韩德栋;王漪;康晋锋;张兴 -专利权人：北京大学
申请日： 2012-12-28 - 公布日： 2013-04-03 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现，该柔性存储器包括串联的薄膜晶体管和忆阻器，薄膜晶体管的衬底为柔性衬底。该方法包括如下步骤：在忆阻器件的RESET过程中，对忆阻器件施加栅压，同时在薄膜晶体管的源端施加正偏压，并将忆阻器件的顶电极接地，使忆阻器件反偏进入最高阻态；将栅压依次减小，减小栅压的过程中始终将所述薄膜晶体管的源端接地，使得忆阻器件的顶电极正偏，进入忆阻器件的SET过程得到不同的阻值。本发明通过薄膜晶体管和忆阻器串联方式，解决了忆阻器的多级电阻态控制问题，同时，利用薄膜晶体管的低温工艺特点，可以使基于忆阻器和薄膜晶体管的存储器应用到柔性电子存储电路中。
基于忆阻器薄膜晶体管柔性存储器多阻态实现

[发明专利]一种基于忆阻器的直流断路器电路-CN201610362874.0有效
发明人：陈艳峰;谭斌冠;张波 -专利权人：华南理工大学
申请日： 2016-05-26 - 公布日： 2018-04-13 - 主分类号： H02H3/087 文献下载
摘要：本发明公开了一种基于忆阻器的直流断路器电路，由过电流检测装置、判断装置、基于忆阻器的直流断路器，开关K和负载组成。该基于忆阻器的直流断路器由忆阻器和PI控制器组成。在电路正常运行时，通过开关接入PI控制器，这时忆阻器维持在低阻态；当电路出现过电流时，触发开关切换出PI控制器，这时忆阻器的阻值随着流过的电流而不断增大，在很快的时间内，忆阻器呈现出高阻态，从而限制住电流的增加
一种基于忆阻器直流断路器电路

[发明专利]用于忆阻器阵列的符号参数的映射方法和映射装置-CN202210469130.4在审
发明人：吴华强;秦琦;高滨;唐建石;钱鹤 -专利权人：清华大学
申请日： 2022-04-28 - 公布日： 2022-08-05 - 主分类号： G11C13/00 文献下载
摘要：一种用于忆阻器阵列的符号参数的映射方法和映射装置，该映射方法包括：选择忆阻器阵列中的多列为多个参考列，其中，该多个参考列中的忆阻器被按照目标电导值设置；对于该忆阻器阵列中的第一忆阻器，获取基于多个参考列中的多个忆阻器的多个电导值的参考电导值，其中，第一忆阻器不在该多个参考列中；使用参考电导值，将与第一忆阻器对应的第一符号参数映射到该第一忆阻器中。
用于忆阻器阵列符号参数映射方法装置

[实用新型]一种基于忆阻器的单神经元PID控制器-CN201420187516.7有效
发明人：陆益民;梁倩倩;黄险峰 -专利权人：广西大学
申请日： 2014-04-17 - 公布日： 2014-10-29 - 主分类号： G05B11/42 文献下载
摘要：本实用新型公开了一种基于忆阻器的单神经元PID控制器，包括：第一忆阻器M₁、第二忆阻器M₂、第三忆阻器M₃以及求和电路；其中，所述第一忆阻器M₁、所述第二忆阻器M₂以及所述第三忆阻器M₃的一端分别与所述求和电路输入端连接。该控制器结构简单，参数能自动调整，控制精度高。
一种基于忆阻器神经元 pid 控制器

[发明专利]一种自带光源的光电忆阻器及其制备方法-CN202210052052.8在审
发明人：诸葛飞;郭真真;胡令祥;伏兵 -专利权人：中国科学院宁波材料技术与工程研究所
申请日： 2022-01-18 - 公布日： 2022-05-17 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种自带光源的光电忆阻器及其制备方法，包括提供光源的至少一个LED、一个忆阻器本体，及填充于LED与忆阻器本体间的绝缘层；所述LED与忆阻器本体垂直集成，且相邻的LED两两对准、忆阻器本体与相邻的LED结构包括衬底、缓冲层、N型层、发光层、P型层、N电极和P电极；忆阻器本体结构包括底电极层、介质层、顶电极层。LED制备方法为依次在衬底上生长缓冲层、N型层、发光层、P型层、N电极和P电极，然后进行填充、抛光，最后依次生长忆阻器的底电极层、介质层和顶电极层。本发明的自带光源的光电忆阻器，将自带光源LED和忆阻器无缝集成在一个器件上，利用LED发光实现忆阻器电导的调控。本发明的方法将有利于光电忆阻器后续的大规模集成。
一种光源光电忆阻器及其制备方法

[发明专利]一种基于局部有源忆阻器的无电感混沌电路-CN202310184029.9在审
发明人：耿庆典;梁燕;卢振洲 -专利权人：杭州电子科技大学
申请日： 2023-02-24 - 公布日： 2023-05-26 - 主分类号： H03K3/84 文献下载
摘要：本发明涉及一种基于局部有源忆阻器的无电感混沌电路，由一个N型局部有源忆阻器、一个S型局部有源忆阻器、一个电容C、一个电阻R和一个直流电压源VD组成。S型局部有源忆阻器和N型局部有源忆阻器都是一种整体无源局部有源忆阻器，前者在直流V‑I特性曲线中呈现S型负微分电阻，后者在直流V‑I特性曲线中呈现N型负微分电导。通过对S型局部有源忆阻器、N型局部有源忆阻器和电容构成的并联电路，施加合适的直流偏置，同时令S型局部有源忆阻器和N型局部有源忆阻器分别工作在负微分电阻区域和负微分电导区域，并使电路产生混沌现象，弥补了现有技术中基于局部有源忆阻器实现无电感混沌电路研究的空白
一种基于局部有源忆阻器电感混沌电路

[发明专利]数据处理装置和用于卷积计算的计算设备-CN201710192750.7有效
发明人：温世平;曾小芬;薛希俊 -专利权人：华为技术有限公司;华中科技大学
申请日： 2017-03-28 - 公布日： 2021-06-15 - 主分类号： G06N3/06 文献下载
摘要：本发明实施例提供了一种数据处理装置和用于卷积计算的计算设备，该数据处理装置包括：第一转换单元，第一转换单元包括忆阻器，该第一转换单元用于将接收的第一电压信号转换为电流信号，该第一电压信号小于忆阻器的阈值电压，该电流信号为第一电压信号和忆阻器的电导值相乘的结果；复位单元，复位单元与忆阻器相连时，用于控制忆阻器的阻值达到忆阻器阻值的最大值或最小值；阻值调整单元，阻值调整单元与忆阻器相连时，用于在复位单元控制忆阻器的阻值达到忆阻器阻值的最大值或最小值的情况下，调整忆阻器的阻值。本发明实施例通过数据处理装置，实现了乘法运算的功能，并能够简便快捷的改变忆阻器的电导值。
数据处理装置用于卷积计算设备

[发明专利]一种忆阻器存内计算系统的误操作检测装置及系统-CN202011461486.0有效
发明人：王超;余国义;许家瑞;詹翊 -专利权人：华中科技大学
申请日： 2020-12-08 - 公布日： 2022-05-20 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种忆阻器存内计算系统的误操作检测装置及系统，属于集成电路领域，装置包括选通模块、控制模块和检测模块；选通模块选通忆阻器单元；当忆阻器单元执行蕴含逻辑时，控制检测模块检测忆阻器单元是否处于(低阻态，高阻态)输入模式并生成相应的标记结果，然后检测忆阻器单元公共节点电位，并根据标记结果、公共节点电位与第一参考电压之间的大小关系生成其操作结果；当忆阻器单元执行假逻辑时，控制检测模块检测忆阻器单元输出节点的电位对忆阻器阈值电压老化漂移导致的所有可能误操作情况进行检测，提高运算可靠性，无需中断忆阻器当前操作，保证运算效率。
一种忆阻器存内计算系统操作检测装置