“层间介质层厚度”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4476993个，建议您升级VIP下载更多相关专利

[发明专利]层间介质层的表面平坦方法及基于其的半导体结构-CN201710751879.7有效
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-08-28 - 公布日： 2018-10-19 - 主分类号： B24B37/04 文献下载
摘要：本发明提供一种层间介质层的表面平坦方法，包括步骤：提供半导体结构，并预定义需要的层间介质层的第一厚度，于半导体结构的单元集成层上表面形成具有第二厚度的第一层间介质层，第一厚度小于第二厚度；对第一层间介质层进行过度研磨，将第一层间介质层减薄至第三厚度，获得表面平坦化的第一层间介质层，研磨液为酸性研磨液，第三厚度小于第一厚度；于第一层间介质层表面进行补偿沉积，形成具有第四厚度的第二层间介质层，其与所述第一层间介质层的迭加为半导体结构所需要的层间介质层，第四厚度小于等于第三厚度。通过上述方案，本发明可以减少层间介质层中产生的刮伤，并提高产品良率，并降低了生产成本，实现了层间介质层厚度的精确控制。
第一层介质层层间介质层半导体结构表面平坦研磨液层间介质层厚度表面平坦化介质层表面产品良率单元集成研磨上表面预定义迭加刮伤减薄种层沉积生产成本

[实用新型]一种半导体结构-CN201721087063.0有效
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-08-28 - 公布日： 2018-05-11 - 主分类号： B24B37/04 文献下载
摘要：本实用新型提供一种半导体结构，包括单元集成层；线路结构，形成于单元集成层上表面；具有由第二厚度减薄至第三厚度的第一层间介质层，第一层间介质层包覆线路结构，减薄以获得表面平坦化的第一层间介质层，第一厚度小于第二厚度，第三厚度小于第一厚度；及具有第四厚度的第二层间介质层，补偿沉积于具有第三厚度的第一层间介质层的表面，第二层间介质层修复第一层间介质层研磨产生的表面缺陷，第二层间介质层与第一层间介质层两者叠加为半导体结构所需要的层间介质层，第四厚度小于等于第三厚度。通过上述方案，本实用新型可以减少层间介质层中产生的刮伤，并提高产品良率，并降低了生产成本，实现了层间介质层厚度的精确控制。
一种半导体结构

[发明专利]改善层间介质层研磨返工工艺的方法-CN201410163486.0无效
发明人：徐莹;罗飞;周维 -专利权人：上海华力微电子有限公司
申请日： 2014-04-22 - 公布日： 2014-08-06 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种改善层间介质层研磨后返工工艺的方法，用于对层间介质层研磨后的半导体衬底进行返工，所述层间介质层被过量研磨，所述层间介质层具有目标厚度，包括：测量所述层间介质层的实际厚度；根据所述层间介质层的实际厚度与所述层间介质层的目标厚度的差异，获得补偿膜层的厚度，所述补偿膜层用于覆盖所述层间介质层的表面；获得覆盖膜层的目标厚度，所述覆盖膜用于覆盖所述补偿膜层的表面；根据所述补偿膜层与所述覆盖膜层的厚度之和，进行一次沉积工艺，形成所述补偿膜层和覆盖膜层本发明减少了等离子体增强化学气相沉积工艺给下方的层间介质层带来的损伤，减少了研磨误差带来的器件性能漂移。
改善介质研磨返工工艺方法

[发明专利]改善层间介质层厚度均匀性的方法-CN202211303399.1在审
发明人：张磊;王晓日;禹楼飞;高国磊 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-10-24 - 公布日： 2022-12-27 - 主分类号： H01L21/336 文献下载
摘要：本申请提供一种改善层间介质层厚度均匀性的方法，包括：提供一衬底，在衬底上形成硅化物阻挡层；刻蚀硅化物阻挡层，露出衬底上需要形成硅化物的区域；形成硅化物；去除衬底背面的硅化物阻挡层；形成接触孔刻蚀停止层；形成层间介质层；形成接触孔和接触孔场板。沉积层间介质层之前通过背面硅化物阻挡层刻蚀(BSE)工艺去除衬底背面的硅化物阻挡层，采用自下而上层叠的高深宽比工艺(HARP)膜层和等离子体增强四乙氧基硅烷(PETEOS)层作为层间介质层，可以改善层间介质层的厚度均匀性，保证通过刻蚀在层间介质层中形成接触孔和接触孔场板的工艺精度。
改善介质厚度均匀方法

[发明专利]一种半导体器件的制备方法-CN202110612944.4在审
发明人：罗佳明;王建东;李拓;杨永刚;李华东;张莉 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-02 - 公布日： 2021-09-03 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种半导体器件的制备方法，先在衬底上交替堆叠层间绝缘层和层间介质层形成以叠层结构，然后形成垂直贯穿叠层结构的沟道结构，再去除层间介质层形成凹槽，最后去除部分层间绝缘层，并在凹槽内填充栅极导体层其中，在形成沟道结构之前，增加了层间绝缘层的厚度且减小了层间介质层的厚度，因此可以降低形成沟道结构的刻蚀工艺难度，且可以减小层间介质层导致的晶圆应力。另外，在最后去除了增加的层间绝缘层后，还能保证最终叠层结构中层间绝缘层和层间介质层的厚度为各自所需的厚度。
一种半导体器件制备方法

[发明专利]一种提升接触电阻均匀性的方法-CN201210507058.6在审
发明人：孔秋东 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-11-30 - 公布日： 2013-02-27 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种提升接触电阻均匀性的方法，包括：提供形成有层间介质层的晶圆；在所述层间介质层上形成硬掩膜层；研磨所述硬掩膜层和层间介质层，至层间介质层达到所需厚度。由于硬掩膜层保护作用，层间介质层较薄的部位不会被研磨液和研磨垫的作用消耗，得到厚度更均匀的层间介质层，进而得到更均匀的接触电阻的分布。有着方法简便，工艺成本低的优点。
一种提升接触电阻均匀方法

[发明专利]一种层间介质层厚度计算方法-CN202310800637.8在审
发明人：房鹏博;齐国栋;赵锋;肖伟勇;纪瑞琦 -专利权人：珠海杰赛科技有限公司;广州杰赛电子科技有限公司;中电科普天科技股份有限公司
申请日： 2023-06-30 - 公布日： 2023-10-20 - 主分类号： G01B21/08 文献下载
摘要：本发明公开了一种层间介质层厚度计算方法，包括：步骤1，获取PP总厚度D；步骤2，获取第一铜层的厚度d1和第二铜层的厚度d2，第一铜层用于覆盖压合在PP的一侧，第二铜层用于覆盖压合在PP的另一侧，设计线路时获取第一铜层的残铜率α与第二铜层的残铜率β；步骤3，利用公式计算层间介质层厚度S，S＝D‑d1×(1‑α)‑d1×(1‑β)；步骤4，计算理论上PP单边奶油层厚度A，获取PP的玻璃布总厚度R，利用公式计算奶油层厚度A，A＝(S‑R)÷2；步骤5，根据理论的奶油层厚度A，去选择实际的PP规格，然后再执行步骤1至步骤3来计算出层间介质层厚度S。
一种介质厚度计算方法

[发明专利]半导体结构的形成方法-CN202110071804.0在审
发明人：渠汇;杨鹏;唐睿智;吉利;钱文明 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-01-19 - 公布日： 2022-07-29 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，方法包括：提供基底，包括衬底以及位于衬底上的分立的鳍部，衬底上形成有横跨鳍部的栅极结构，栅极结构的顶部形成有第一硬掩模层，第一硬掩模层上形成有第二硬掩膜层，第一硬掩模层的材料硬度小于第二硬掩模层的材料硬度，基底上还形成有覆盖第二硬掩模层的层间介质材料层；去除第一部分厚度的层间介质材料层，露出第二硬掩模层，并且剩余层间介质材料层覆盖第一硬掩模层的侧壁；去除部分厚度的第二硬掩膜层；去除部分厚度的第二硬掩模层后，同时去除第二部分厚度的层间介质材料层、剩余的第二硬掩模层和第一硬掩模层，剩余的层间介质材料层作为层间介质层，层间介质层覆盖栅极结构的部分侧壁或整个侧壁。
半导体结构形成方法

[发明专利]层间膜的制造方法-CN202211101133.9在审
发明人：朱绍佳;于明非;张健;周海锋 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-09-09 - 公布日： 2023-06-23 - 主分类号： H01L21/205 文献下载
摘要：本发明公开了一种层间膜的制造方法，包括：步骤一、提供形成有底部层间膜的半导体衬底，在底部层间膜上具有由第一图形结构形成的第一台阶。步骤二、形成层间膜，包括如下分步骤：步骤21、采用FCVD工艺沉积第一介质层并实现对层间膜的平坦化。步骤22、沉积第二介质层，第一介质层的沉积厚度和第二介质层的沉积厚度的和等于层间膜的目标厚度。步骤三、在达到目标厚度的层间膜的选定区域中形成穿过层间膜的孔连接结构。第二介质层的硬度大于第一介质层的硬度，以防止产生蝶形缺陷。本发明能在层间膜的形成过程中避免使用化学机械研磨工艺，从而能完成消除由化学机械研磨工艺所带来的层间膜的表面刮伤以及边缘剥皮缺陷，从而能提高产品良率。
层间膜制造方法

[发明专利]一种高深宽比接触孔的制作方法-CN202310160705.9在审
发明人：庄琼阳;贺术;夏超;鄢江兵;卢金德;贾晓峰;赵丽丹;陈献龙 -专利权人：广州粤芯半导体技术有限公司
申请日： 2023-02-24 - 公布日： 2023-03-21 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种高深宽比接触孔的制作方法，包括：提供衬底，于衬底上形成金属层和层间介质层，层间介质层包括相对设置的第一厚度部与第二厚度部；于层间介质层上形成层叠的氮化硅掩膜层和氮化钛掩膜层，氮化硅掩膜层与第二厚度部的厚度比不大于氮化硅掩膜层与第二厚度部的刻蚀选择比，氮化钛掩膜层与第一厚度部的厚度比不小于氮化钛掩膜层与第一厚度部的刻蚀选择比；图形化掩膜叠层以形成开口；基于图形化的掩膜叠层刻蚀层间介质层以形成通孔。本发明中采用氮化硅掩膜层和氮化钛掩膜层作为阻挡层刻蚀层间介质层，根据刻蚀选择比能够完全消耗氮化硅掩膜层，避免氮化硅残留提高器件电性能；并且无需增加氮化硅研磨液和氮化硅回刻工艺，降低成本。
一种高深接触制作方法

[实用新型]一种镀膜玻璃及中空玻璃-CN202320613774.6有效
发明人：林伯淳 -专利权人：台玻天津玻璃有限公司
申请日： 2023-03-24 - 公布日： 2023-08-08 - 主分类号： C03C17/34 文献下载
摘要：本实用新型公开了一种镀膜玻璃及中空玻璃，属于玻璃技术领域，包括玻璃基板；其特征在于，在所述玻璃基板的上表面设置有底层电介质层；在所述底层电介质层的上表面设置有第一中间电介质层；在第一中间电介质层的上表面设置有导电功能层，在导电功能层的上表面设置有第二中间电介质层，在第二中间电介质层的上表面设置有顶层电介质层；其中：所述底层电介质层的厚度为50nm～100nm；所述第一中间电介质层、导电功能层和第二中间电介质层的厚度均为80nm～120nm；所述顶层电介质层的厚度为20nm～50nm。本申请通过合理的层状结构和不同层之间厚度的搭配，在保证可见光透射比的前提下，避免玻璃发生氧化。
一种镀膜玻璃中空玻璃

[发明专利]芯片晶圆及其制作方法-CN201410203523.6有效
发明人：王志高 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-05-14 - 公布日： 2019-04-09 - 主分类号： H01L23/528 文献下载
摘要：本申请公开了一种芯片晶圆及其制作方法，芯片晶圆包括：衬底；层间介质层，设置在衬底上，层间介质层上还开设有多个接触孔，接触孔沿垂直于衬底的方向贯穿层间介质层；金属层，设置在层间介质层上；以及多个连接部，一一对应地位于多个接触孔内，连接金属层与衬底；层间介质层包括第一区和围绕第一区的第二区，第一区和第二区上均设置有接触孔，第一区的厚度大于第二区的厚度。本申请将位于芯片晶圆的边缘的层间介质层的厚度减小，即使第二区变薄，从而使得接触孔能够更容易地贯穿层间介质层，避免出现接触孔无法贯穿层间介质层的问题，保障设置在接触孔中的连接部能够可靠地将金属层与衬底连接
芯片及其制作方法

[实用新型]一种应用Low‑K厚介质层的超低电容瞬态电压抑制器结构-CN201720559008.0有效
发明人：朱伟东;赵泊然 -专利权人：江苏应能微电子有限公司
申请日： 2017-05-19 - 公布日： 2018-01-30 - 主分类号： H01L27/02 文献下载
摘要：本实用新型涉及一种应用Low‑K厚介质层的超低电容瞬态电压抑制器结构，包括硅基衬底，处于硅基衬底上表面的外延层，以及处于外延层上表面上方的金属层，在金属层下表面与外延层上表面之间设有层间介质层，所述金属层上表面形成钝化层；所述层间介质层中部开设有贯穿层间介质层上下表面的接触孔，金属层沉积穿过接触孔与外延层接触，所述层间介质层为低阶电常数介质层，层间介质层的厚度为2微米—5微米。本实用新型采用介电常数为3.5的掺氟二氧化硅或介电常数为3.0的掺碳二氧化硅作为层间介质层，以及厚度控制在厚度为2微米—5微米，相比于同款抑制器中，可以将介质层电容降低20—30％，从而也就能够降低TVS
一种应用 low 介质电容瞬态电压抑制器结构

[发明专利]焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆-CN201510054213.7有效
发明人：李健;胡骏 -专利权人：无锡华润上华科技有限公司
申请日： 2015-02-02 - 公布日： 2019-03-15 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种焊盘厚度监测方法，包括以下步骤：提供位于晶圆测试区的半导体基底；在半导体基底上形成金属间介质层；对金属间介质层进行刻蚀并使用第一金属进行填充后形成第一金属区；在金属间介质层和第一金属区表面淀积形成第二金属层，第一金属在刻蚀工艺下的损失量小于第二金属的损失量；刻蚀第一金属区表面的至少部分第二金属层；在第一金属区、第二金属层表面以及金属间介质层表面淀积形成层间介质层；刻蚀第二金属层表面以及第一金属区表面的至少部分层间介质层；测量第二金属层上表面与第一金属区上表面的高度差，获得焊盘厚度。上述焊盘厚度监测方法可实现对焊盘厚度的有效监测。还公开了一种具有焊盘厚度监测结构的晶圆。
厚度监测方法以及具有结构

[发明专利]半导体结构及其制备方法-CN202011062710.9在审
发明人：郭崇永;金兴成 -专利权人：无锡华润微电子有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种半导体结构，包括：基底，基底上形成有选择开关晶体管；第一介质层，第一介质层位于基底的上表面，且第一介质层覆盖选择开关晶体管；中间介质层，中间介质层包括多层层间介质层，多层层间介质层依次叠置于第一介质层的上表面；电容，电容沿中间介质层的厚度方向贯穿至少两层层间介质层，并与选择开关晶体管的源极电连接；第二介质层，位于层间介质层上表面，且覆盖层间介质层及电容；次顶层金属层，第三介质层，顶层金属层。使得电容面积与中间介质层的厚度相关，利用层间介质层纵向堆叠高度来解决存储单元缩小的情况下电容面积不足的问题。
半导体结构及其制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条