“器件设计”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7084605个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件、半导体器件设计方法、半导体器件设计装置以及程序-CN201510118132.9有效
发明人：友田雅史;佃昌幸 -专利权人：瑞萨电子株式会社
申请日： 2012-04-28 - 公布日： 2017-09-29 - 主分类号： H01L23/50 文献下载
摘要：提供了一种半导体器件、半导体器件设计方法、半导体器件设计装置以及程序。一种电势供应连接互连设置在多层互连层中。
半导体器件设计方法装置以及程序

[发明专利]半导体器件、半导体器件设计方法、半导体器件设计装置以及程序-CN201210136889.7有效
发明人：友田雅史;佃昌幸 -专利权人：瑞萨电子株式会社
申请日： 2012-04-28 - 公布日： 2012-10-31 - 主分类号： H01L23/528 文献下载
摘要：提供了一种半导体器件、半导体器件设计方法、半导体器件设计装置以及程序。一种电势供应连接互连设置在多层互连层中。
半导体器件设计方法装置以及程序

[发明专利]半导体器件的测试和器件及其设计-CN201410795551.1在审
发明人： S.阿雷素;M.勒纳 -专利权人：英飞凌科技股份有限公司
申请日： 2014-12-19 - 公布日： 2015-06-24 - 主分类号： H01L23/544 文献下载
摘要：半导体器件的测试和器件及其设计。根据本发明的实施例，测试多个半导体器件的方法包括在布置在衬底之上的屏蔽线上施加具有峰值电压的耐受电压。衬底具有半导体器件的功能电路。该方法还包括响应于耐受电压而测量穿过屏蔽线的电流，确定穿过半导体器件的屏蔽线的电流，并基于该确定来将半导体器件识别为通过测试。
半导体器件测试器件及其设计

[发明专利]半导体器件的设计方法和半导体器件的设计支持系统-CN200610110131.0无效
发明人：广井政幸 -专利权人：恩益禧电子股份有限公司
申请日： 2006-08-07 - 公布日： 2007-02-07 - 主分类号： G06F17/50 文献下载
摘要：一种半导体器件的设计方法，它是通过设置用以表明离散的可容许互连宽度和相邻两互连之间的离散的可容许间隔的互连参考数据，并且通过根据互连数据来从用于半导体器件的互连中指定涉及不可容许宽度的互连和涉及不可容许间隔的互连来实现的优选情况下可容许宽度和可容许间隔等于或大于最小设计尺寸。
半导体器件设计方法支持系统

[发明专利]半导体器件及其设计版图-CN202110545949.X在审
发明人：刘冲;卓明川;曹秀亮;伍思昕;金晓亮 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-05-19 - 公布日： 2021-08-17 - 主分类号： H01L27/02 文献下载
摘要：本发明提供了一种半导体器件及其设计版图，半导体器件的设计版图包括衬底和栅极，所述衬底包括有源区和隔离区，所述有源区包括垂直交错的第一有源分区和第二有源分区，所述第一有源分区的宽度为有源区的设计特征尺寸，本发明中第一有源分区切断的第二有源分区在光刻后会形成连续的第二有源分区，以使光刻后有源区的光刻特征尺寸更接近有源区的设计特征尺寸，减少或避免因光刻特征尺寸过大导致的有源区和栅极连通，从而避免半导体器件漏电
半导体器件及其设计版图

[发明专利]器件设计尺寸的提取方法-CN201410217449.3有效
发明人：刘竹 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-05-21 - 公布日： 2019-10-15 - 主分类号： G03F1/44 文献下载
摘要：本发明提供一种器件设计尺寸的提取方法，该方法包括将器件中的每层平面图形和CD Bar放置在平面图形对应的掩膜版上；采用多种曝光条件，分别对每个掩膜版上的平面图形和CD Bar进行曝光处理，使得每个掩膜版上的不同曝光条件下的平面图形和CD Bar转移到掩膜版对应的样品晶片上；对于每个样品晶片，量取样品晶片上每个曝光条件下的CD Bar的数值，并获取样品晶片上的最佳曝光条件；其中，最佳曝光条件下的CD Bar的数值与CD Bar的实际设计尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CD Bar的数值与CD Bar的实际设计尺寸之差；分别对每个样品晶片上最佳曝光条件下的平面图形进行测量，获取器件中每层平面图形的设计尺寸。
器件设计尺寸提取方法

[发明专利]半导体器件及其设计方法-CN200910179459.1有效
发明人：佐藤元伸 -专利权人：富士通微电子株式会社
申请日： 2008-01-14 - 公布日： 2010-03-24 - 主分类号： H01L23/528 文献下载
摘要：一种半导体器件及其设计方法，所述半导体器件包括第一布线和第二布线以及多个通孔，所述第二布线设置在与设置有所述第一布线的层不同的层上，并相对于所述第一布线沿倾斜方向或垂直方向延伸，所述设计方法包括以下步骤
半导体器件及其设计方法

[发明专利]半导体器件及其设计方法-CN200810002672.0有效
发明人：佐藤元伸 -专利权人：富士通株式会社
申请日： 2008-01-14 - 公布日： 2008-07-16 - 主分类号： H01L23/522 文献下载
摘要：一种半导体器件及其设计方法，所述半导体器件包括第一布线和第二布线以及多个通孔，所述设计方法包括：确定与通孔列数目的变化相对应的所述半导体器件的第一寿命变化率；确定与通孔行数目的变化相对应的所述半导体器件的第二寿命变化率
半导体器件及其设计方法

[发明专利]半导体器件及其设计方法-CN200910164690.3无效
发明人：挂川千贺 -专利权人：恩益禧电子股份有限公司
申请日： 2009-07-29 - 公布日： 2010-02-03 - 主分类号： H01L25/00 文献下载
摘要：本发明提供一种半导体器件及其设计方法。半导体器件，包括：内插板，其具有方形的平面几何形状，具有长度为X的第一边，和与第一边正交的长度为Y的第二边；以及设置在所述内插板之上的半导体芯片和虚拟元件，其中，第一外围区域的中心不与内插板的中心重合，
半导体器件及其设计方法

[发明专利]设计半导体器件的方法-CN02151717.7无效
发明人：民田浩靖 -专利权人：恩益禧电子股份有限公司
申请日： 2002-12-31 - 公布日： 2004-05-05 - 主分类号： H01L21/70 文献下载
摘要：在包括具有多个有不同厚度的栅绝缘薄膜的MOS晶体管的混合加载(mixed－loaded)型半导体器件中，用于具有栅绝缘薄膜厚度等于或小于预定厚度的MOS晶体管的触角标准比用于具有栅绝缘薄膜厚度大于预定厚度的
设计半导体器件方法

[发明专利]半导体器件及其设计方法-CN200610079348.X无效
发明人：小岩进雄 -专利权人：精工电子有限公司
申请日： 2006-03-15 - 公布日： 2006-10-04 - 主分类号： H01L23/60 文献下载
摘要：提供了一种具有高静电放电容限而不增加制造成本和降低半导体器件性能的半导体静电放电保护器件。而且，将关于半导体电路的导体面积比率设置为40％或更多，由此形成具有卓越效率的半导体静电放电保护器件。
半导体器件及其设计方法

[发明专利]半导体器件和设计半导体器件的方法-CN201780070652.4有效
发明人：张坤好;唐晨杰 -专利权人：三菱电机株式会社
申请日： 2017-09-27 - 公布日： 2022-02-15 - 主分类号： H01L29/778 文献下载
摘要：一种半导体器件包括：半导体结构，该半导体结构包括形成具有载流子电荷的载流子沟道的第一掺杂层(16)；第二掺杂层(13)，该第二掺杂层具有与第一掺杂层的导电类型相同的导电类型；势垒层，该势垒层隔着第二掺杂层接近所述半导体结构设置
半导体器件设计方法

[发明专利]半导体器件及设计半导体器件的方法-CN200710103918.9无效
发明人：高桥寿史 -专利权人：恩益禧电子股份有限公司
申请日： 2007-05-15 - 公布日： 2007-11-21 - 主分类号： G03F1/00 文献下载
摘要：公开了根据本发明实施例的一种半导体器件，包括：第一区，具有基于作为网格线交叉点的网格点而形成的图案；以及第二区，包括多个布局单元，其外部边缘由网格点来限定，所述布局单元具有基于布线规则而形成的图案，所述图案中与第一区的图案相连的图案基于与第一区的边界处的网格点而形成
半导体器件设计方法

[发明专利]设计半导体器件的计算机方法、自动设计系统和半导体器件-CN200510077868.2无效
发明人：奥村淳之 -专利权人：株式会社东芝
申请日： 2005-06-07 - 公布日： 2005-12-14 - 主分类号： H01L21/82 文献下载
摘要：一种用于设计半导体器件的计算机执行的方法，包括：布置一第一引线图形，在第一引线图形的上层布置一个第二引线图形；在第一和第二引线图形的交点上分配一个第一过孔图形；产生一个凸出引线图形；在凸出引线的端部分配一个第二过孔图形
设计半导体器件计算机方法自动系统

[发明专利]半导体器件用基板、半导体器件装置、设计系统、制造方法以及设计方法-CN200980138964.X无效
发明人：高田朋幸;秦雅彦;山中贞则 -专利权人：住友化学株式会社
申请日： 2009-10-01 - 公布日： 2011-08-31 - 主分类号： H01L21/20 文献下载
摘要：本发明涉及一种具有用于形成半导体器件的器件用薄膜、包围器件用薄膜且阻挡器件用薄膜的前体结晶生长的阻挡部、通过前体牺牲生长为结晶而形成的牺牲生长部的半导体器件用基板，其具备在器件用薄膜的周边被阻挡部隔开而设置的牺牲生长部和覆盖牺牲生长部的上部且露出器件用薄膜的上部的保护膜
半导体器件用基板装置设计系统制造方法以及

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条