“参考位线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果312122个，建议您升级VIP下载更多相关专利

[发明专利]包括存储器矩阵的电路和位线噪声补偿的读取方法-CN200780011964.4无效
发明人：维克托·M·G·范艾科特;尼古拉斯·兰伯特 -专利权人： NXP股份有限公司
申请日： 2007-03-27 - 公布日： 2009-04-22 - 主分类号： G11C7/14 文献下载
摘要：从具有多条位线(12)的存储器矩阵(10)读取数据。差分读出放大器(14)接收从第一输入端上的位线(12)中的第一位线获得的信号。差分读出放大器(14)接收从参考电路(15)的参考输出端到第二输入端的参考信号。将与位线(12)中的第一位线相邻的位线(12)中的第二位线与参考电路(15)耦合，使得位线(12)中的第二位线上的位线信号值影响参考输出端上的参考信号值，在位线(12)上的第一位线上的位线信号值上，至少部分地复制位线(12)的第二位线上的位线信号值(12)的串扰效应。
包括存储器矩阵电路噪声补偿读取方法

[发明专利]具有位线参考电压的集成存储器和产生该电压的方法-CN01111908.X无效
发明人： T·贝姆;Z·曼约基;R·埃斯特尔;T·雷尔 -专利权人：因芬尼昂技术股份公司
申请日： 2001-03-23 - 公布日： 2004-07-07 - 主分类号： G11C11/22 文献下载
摘要：在有差分写/读放大器(SA)的特别是铁电半导体存储器上，该放大器经传输晶体管(T)与由位线(BLi)和相应的参考位线(/BLi)组成的位线对相连，用于在存储电容器(MC)中读出和写入数据，为了提高位线参考电压精度安排主参考位线(/BL0)经电荷开关元件(TL)与参考电压(VREF)相连，为了在参考位线之间电荷平衡，至少一个其他参考位线(/BLi)经平衡开关元件(TA)与主参考位线相连。
具有参考电压集成存储器产生方法

[发明专利]具有参考单元阵列的相变存储器件-CN200810168693.X有效
发明人：姜熙福;洪锡敬 -专利权人：海力士半导体有限公司
申请日： 2008-06-20 - 公布日： 2009-02-11 - 主分类号： G11C11/56 文献下载
摘要：一种相变存储器件包括与多条字线交叉的多条位线和一条参考位线。单元阵列块具有在字线和位线交叉的地方排列的相变电阻单元。参考单元阵列块，配置成输出参考电流，并且在字线和参考位线交叉的地方形成。列选择单元，配置成选择连接到单元阵列块的相应的位线。参考列选择单元连接到参考单元阵列块，并且配置成选择参考位线。读出放大器连接到列选择单元和参考列选择单元，并且配置成接收参考电流和位线的单元数据电流。
具有参考单元阵列相变存储器件

[发明专利]SRAM读辅助电路及SRAM-CN201610297228.0有效
发明人：方伟;史增博 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-05-06 - 公布日： 2020-11-27 - 主分类号： G11C11/419 文献下载
摘要：一种SRAM读辅助电路及SRAM，所述SRAM读辅助电路用于SRAM，所述SRAM包括配对的位线和参考位线，所述SRAM读辅助电路包括：预充电单元，一端耦接所述位线，另一端耦接所述参考位线，适于将所述位线和所述参考位线其中之一预充电至电源电压，另一个预充电至地电压；选择单元，适于选择性地连通配对的所述位线和所述参考位线，以使得配对的所述位线和所述参考位线之间进行电荷分享。
sram 辅助电路

[发明专利]一种3D NAND存储器的读取方法及装置-CN201910848936.2有效
发明人：王礼维 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-09 - 公布日： 2021-06-04 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种3D NAND存储器的读取方法及装置，在时钟触发信号之前，将每个组中参考位线预充至预设电压，在地址译码之后，在目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态，进而，在选中目标字线后，获取目标位线上的感应电流。这样，参考位线的预充无需占用时钟时间，而目标位线通过与参考位线的连接而处于可读取电压的状态，这种耦合方式较预充方式几乎无需占用时钟时间，可以大大减少读取操作的时钟时间，同时，可以大大降低功耗。
一种 nand 存储器读取方法装置

[发明专利]一种3D NAND存储器的读取方法及装置-CN202110728980.7有效
发明人：王礼维 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-09 - 公布日： 2023-04-07 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种3D NAND存储器的读取方法及装置，在时钟触发信号之前，将每个组中参考位线预充至预设电压，在地址译码之后，在目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态，进而，在选中目标字线后，获取目标位线上的感应电流。这样，参考位线的预充无需占用时钟时间，而目标位线通过与参考位线的连接而处于可读取电压的状态，这种耦合方式较预充方式几乎无需占用时钟时间，可以大大减少读取操作的时钟时间，同时，可以大大降低功耗。
一种 nand 存储器读取方法装置

[发明专利]Flash灵敏放大器-CN201210306027.4有效
发明人：王源;黄鹏;杜刚;康晋锋;贾嵩;张兴 -专利权人：北京大学
申请日： 2012-08-24 - 公布日： 2012-12-19 - 主分类号： G11C7/06 文献下载
摘要：该放大器包括：参考电压发生电路，生成参考电压信号，并将所述参考电压信号发送至电流放大电路；电流放大电路，与参考电压发生电路相连，根据参考电压，放大流经Flash的存储单元阵列中的存储单元以及参考单元阵列中的参考单元的电流；比较器，分别与存储单元阵列位线以及参考单元阵列位线相连，放大所述存储单元阵列位线以及参考单元阵列位线上的电压信号；参考单元阵列位线，连接参考单元阵列以及所述电流放大电路；预充电电路，与存储单元阵列位线相连，对存储单元阵列位线上的电容负载进行预充电。
flash 灵敏放大器

[发明专利]决定闪存元件感测时间的方法和装置-CN200610065593.5有效
发明人：陈宗仁 -专利权人：晶豪科技股份有限公司
申请日： 2006-03-24 - 公布日： 2007-09-26 - 主分类号： G11C7/10 文献下载
摘要：本发明揭示一种决定一闪存元件的一感测时间的方法，所述方法包含：将一第一参考位线放电、将一第二参考位线放电、决定一第一控制信号和决定一第二控制信号。为执行所述方法，本发明揭示一种决定一闪存元件的一感测时间的装置，其包含：一第一电流槽、一第二电流槽、一第一参考页缓冲区、一第二参考页缓冲区、一第一参考位线和一第二参考位线。所述第一参考位线耦合于所述第一电流槽与所述第一参考页缓冲区之间；所述第二参考位线，耦合于所述第二电流槽与所述第二参考页缓冲区之间。所述第一和第二参考位线预充电到与常态单元的位线具有相同电压电平。所述第一和第二电流槽在读取和验证操作时，分别用以对所述第一和第二参考位线进行放电。
决定闪存元件测时方法装置

[发明专利]存储装置-CN201510750357.6有效
发明人：李智 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-11-06 - 公布日： 2019-04-26 - 主分类号： G11C7/10 文献下载
摘要：一种存储装置，包括：位线、参考电路、参考位线、充电单元、双端灵敏放大器和呈阵列排布的存储单元。本发明在存储装置中设置负载电容大于任一存储单元电容负载的参考电路。在读取操作时，与待读取的存储单元连接的位线以及参考位线均被充电单元充电至第一预设电压。待读取的存储单元在位线充电至第一预设电压后，根据其存储的数据下拉位线的电压；参考电路在满足下拉条件时下拉参考位线上的电压。双端灵敏放大器根据与待读取的存储单元连接的位线上电压和参考位线上电压的相对大小输出数据信号。本发明中的双端灵敏放大器直接比较电压变化的大小实现数据的读取，无需在布局中设置电流源以提供参考电流，得以简化布局设计。
存储装置

[发明专利]具有快速预充电位线的存储器阵列-CN200510077888.X有效
发明人：周秀玲;林永丰;林俞伸 -专利权人：旺宏电子股份有限公司
申请日： 2005-06-13 - 公布日： 2006-06-07 - 主分类号： G11C7/00 文献下载
摘要：本发明提供一种具有一特殊行的存储器单元与一参考位线的集成电路存储器阵列，其中参考位线作为供阵列中的位线的共享预充电与箝位控制的参考。预充电晶体管连接至阵列中的各条位线，并适合于将各条位线的电压预充电至靠近一目标电平。一检测器具有连接至参考位线的输入及连接至多条位线的预充电晶体管的输出。检测器产生一预充电信号，其在参考位线具有靠近目标电平的电压时截止预充电晶体管，并在参考位线具有低于目标电平的电压时导通预充电晶体管。
具有快速充电存储器阵列

[发明专利]相变存储器件-CN200810126338.6无效
发明人：姜熙福;安进弘;洪锡敬 -专利权人：海力士半导体有限公司
申请日： 2008-06-25 - 公布日： 2009-01-28 - 主分类号： G11C16/02 文献下载
摘要：一种相变存储器件包括在行方向上布置的多条字线和在列方向上布置的多条位线。在列方向上布置多条参考位线和多条钳位位线。在字线和位线相交之处布置包括相变电阻单元的单元阵列块。在字线和参考位线相交之处形成参考单元阵列块。参考单元阵列块被配置为输出参考电流。在字线和钳位位线相交之处形成钳位单元阵列块。钳位单元阵列块被配置为输出钳位电流。读出放大器连接到每条位线并被配置为接收钳位电压和参考电压。
相变存储器件

[发明专利]ROM读数据内部时钟脉冲产生电路和方法-CN201510080743.9有效
发明人：潘炯;杨光华 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-02-15 - 公布日： 2017-10-24 - 主分类号： G11C17/08 文献下载
摘要：本发明公开了一种ROM读数据内部时钟脉冲产生电路，包括逻辑控制电路，参考位线充放电控制电路，灵敏放大电路，参考位线；参考位线的负载为可变更负载，可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整；参考位线充放电控制电路用于对参考位线进行充放电并得到参考位线的充放电时间；通过灵敏放大电路和逻辑控制电路产生内部时钟脉冲，内部时钟脉冲的脉冲宽度保证在读取最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取
rom 读数内部时钟脉冲产生电路方法

[发明专利]具有低功率预充电位线的存储器阵列-CN200510077816.5有效
发明人：周秀玲;阙隆一;林俞伸 -专利权人：旺宏电子股份有限公司
申请日： 2005-06-09 - 公布日： 2006-09-06 - 主分类号： G11C7/00 文献下载
摘要：本发明提供一种具有一特殊行的存储器单元与一参考位线的集成电路存储器阵列，其中参考位线作为供阵列中的位线的共享预充电与箝位控制的参考。多个箝位晶体管是连接至阵列中各条位线，并适合于避免各条位线的电压超过一目标电平。一比较器具有连接至参考位线的一输入与连接至多个条位线的这些箝位晶体管的一输出。比较器产生一偏压，其在参考位线具有低于目标电平的电压时以一第一偏压电平导通箝位晶体管，并在参考位线具有靠近目标电平的电压时以低于第一偏压电平的一第二偏压电平导通箝位晶体管。
具有功率充电存储器阵列

[发明专利]一种自定时SRAM访问控制电路-CN200710307705.8有效
发明人：汪西虎;晁长征;吴龙胜 -专利权人：中国航天时代电子公司第七七一研究所
申请日： 2007-12-26 - 公布日： 2008-07-09 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种自定时SRAM访问控制电路，该电路利用在SRAM存储阵列中插入的两条参考位线，来辅助对预充电与等化过程和读操作过程进行定时，整个自定时SRAM访问控制电路由第一参考位线、第二参考位线、地址转换监测电路利用第一参考位线和第二参考位线，模拟了SRAM的存储阵列中的位线上的电阻和寄生电容，以及位线在预充电与等化过程，和读操作过程中的电压变化。通过第一参考位线、第二参考位线、预充电与等化控制电路和读写控制电路之间的配合，使SRAM访问控制电路，能够方便和准确的产生满足高速、低功耗和结果正确的SRAM访问操作所需的各子操作控制信号。
一种定时 sram 访问控制电路

[发明专利]具有为其选择阈值电平的存储器的电子电路-CN200580012387.1无效
发明人： V·M·G·范阿奇特;A·W·马斯曼;B·K·荘;N·拉姆伯特;P·H·沃尔李;T·J·英明克;A·斯特克;H·M·B·博夫;G·N·菲利普斯 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2005-04-21 - 公布日： 2007-04-11 - 主分类号： G11C7/14 文献下载
摘要：存储器(10)被组织为存储单元电路(100)的行和列的矩阵，并且包括被耦合到所述存储单元(100)行的位线导线(12)。读出电路(14)被耦合到位线导线(12)。读出电路(14)均被安排来通过把来自多个位线导线(12)的各自信号与为所述位线导线(12)所共用的参考电平进行比较来形成各自的数据信号。具有被耦合到多个位线导线(12)的输入端的参考电平选择电路(16)被安排来控制参考电平。参考电平选择电路(16)根据多个位线导线(12)上的各自模拟信号电平来选择参考电平，以使来自多个位线导线(12)中至少相应位线导线的模拟信号电平位于所述参考电平的相应端。
有为选择阈值电平存储器电子电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条