“化物掩模层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6857013个，建议您升级VIP下载更多相关专利

[发明专利]双掩模自对准双图案化技术(SaDPT)工艺-CN200980104994.9有效
发明人： S·M·列扎·萨贾迪;李路明;安德鲁·R·罗马诺 -专利权人：朗姆研究公司
申请日： 2009-01-22 - 公布日： 2011-02-09 - 主分类号： H01L21/027 文献下载
摘要：提供一种通过在无机掩模层上方形成有机掩模层、在该有机掩模层上方形成含硅掩模层、在该含硅掩模层上方形成图案化掩模层、通过该图案化掩模蚀刻该含硅掩模层、在该被蚀刻含硅掩模层上方沉积聚合物、在该聚合物上方沉积含硅薄膜、平坦化该含硅薄膜、有选择地去除该聚合物留下该含硅薄膜、蚀刻该有机层以及蚀刻该无机层在蚀刻层中提供特征的方法。
双掩模对准图案技术 sadpt 工艺

[发明专利]在电介质层中形成导电路径图案的方法-CN201810159983.1有效
发明人： F·拉扎利诺 -专利权人： IMEC非营利协会
申请日： 2018-02-26 - 公布日： 2021-06-01 - 主分类号： H01L21/768 文献下载
摘要：依据本发明的一个方面，提供一种在电介质层中形成导电路径图案的方法，该方法包括：在电介质层上方形成掩模层，在掩模层上方形成心轴组，每个心轴具有一对侧壁间隔物，对掩模层进行蚀刻，其中所述心轴组和侧壁间隔物作为蚀刻掩模，以在掩模层中形成第一组沟槽，用金属氧化物平坦化层覆盖所述心轴组，所述金属氧化物平坦化层填充第一组沟槽，回蚀金属氧化物平坦化层，以使所述心轴组的上表面暴露，通过蚀刻除去所述心轴组，从而在金属氧化物平坦化层中形成沟槽，所述沟槽在所述侧壁间隔物对之间延伸，和对掩模层进行蚀刻，其中金属氧化物平坦化层作为蚀刻掩模，以在掩模层中形成第二组沟槽。
电介质形成导电路径图案方法

[发明专利]电路结构-CN200910166072.2有效
发明人：余振华;余佳霖;陈鼎元;邱文智;林宏达 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-08-11 - 公布日： 2010-10-06 - 主分类号： H01L33/00 文献下载
摘要：本发明一实施例提供一种电路结构，该电路结构包括：基底，包括较高部分及较低部分；图案化掩模层，位于基底的较高部分上，且与较高部分直接接触，图案化掩模层包括多个间隔；缓冲/成核层，沉积于基底之上，且位于图案化掩模层的间隔之中；以及三-五族化合物半导体层，位于图案化掩模层的间隔之中，且位于缓冲/成核层之上，并进一步延伸至间隔之上而于图案化掩模层及图案化掩模层的间隔上形成连续层。本发明可消除可能影响三-五族化合物半导体材料的结晶成长的不利的非晶结构，增进三-五族化合物半导体层的品质。
电路结构

[发明专利]使用半双向图案化和岛形成半导体器件的方法-CN201710996899.0有效
发明人：荻野敦史 -专利权人：格芯美国公司
申请日： 2017-10-20 - 公布日： 2021-12-03 - 主分类号： H01L21/311 文献下载
摘要：本发明涉及一种使用半双向图案化和岛形成半导体器件的方法。提供了使用半双向图案化制造集成电路器件的器件和方法。一种方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；图案化第一组线；在第一组线之间图案化第二组线；蚀刻以限定第一和第二组线的组合；沉积第二光刻叠层；图案化岛的组；蚀刻以限定该组的岛，留下OPL；在OPL上沉积间隔物；蚀刻间隔物，留下垂直间隔物的组；以及使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层。
使用双向图案形成半导体器件方法

[发明专利]半导体器件及其制造方法-CN201910193558.9在审
发明人：辛宗灿 -专利权人：三星电子株式会社
申请日： 2019-03-14 - 公布日： 2019-10-22 - 主分类号： H01L21/311 文献下载
摘要：所述方法包括：在衬底上依次形成目标层和第一掩模层；将所述第一掩模层图案化以在所述第一掩模层中形成第一开口；在所述第一开口的内壁上形成间隔物；在所述第一掩模层上形成第一光刻胶图案，所述第一光刻胶图案具有与所述间隔物的至少一部分垂直交叠的第二开口；通过使用所述间隔物作为掩模来去除所述第一掩模层的暴露于所述第二开口的一部分，在所述第一掩模层中形成与所述第一开口相邻的第三开口；以及使用所述第一掩模层和所述间隔物作为掩模来将所述目标层图案化。
掩模层开口间隔物半导体器件光刻胶图案目标层掩模掩模层图案图案化衬底交叠内壁去除制造垂直暴露

[发明专利]用于形成浮雕图像的方法-CN201510742670.5在审
发明人： P·特雷福纳斯;P·汉斯塔德;J·C·泰勒;J·J·张 -专利权人：罗门哈斯电子材料有限责任公司;陶氏环球技术有限责任公司
申请日： 2015-11-05 - 公布日： 2016-05-18 - 主分类号： G03F7/16 文献下载
摘要：在优选方面，提供用于形成浮雕图像的方法，其包括：a)提供包含在待图案化的层上的经图案化掩模的半导体衬底；b)在所述掩模上涂覆第一组合物的层，其中所述组合物包括聚合物且将所述层涂布于所述掩模的侧壁上；c)按邻近所述掩模的所述经涂布侧壁的量在所述半导体衬底上涂覆第二组合物的层；和d)从所述掩模的所述侧壁去除所述第一组合物，由此暴露待图案化的所述层且在所述掩模侧壁与所述第二组合物层之间形成间隙以提供浮雕图像
用于形成浮雕图像方法

[发明专利]一种栅极沟槽形成方法及DRAM制造方法-CN202110205549.4在审
发明人：具德滋;李相龙;金大镇;郑宇现;李俊杰;周娜;杨红 -专利权人：中国科学院微电子研究所;真芯(北京)半导体有限责任公司
申请日： 2021-02-24 - 公布日： 2022-08-30 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种栅极沟槽形成方法及DRAM制造方法，属于半导体技术领域，解决了现有不同硬掩模材料(SOH和多晶硅)导致最终形成的字线沟槽的关键尺寸散布和轮廓不均匀的问题。方法包括：在半导体衬底上方依次形成栅极掩模层、第一旋涂硬掩模层和光刻掩模层；对第一旋涂硬掩模层进行刻蚀以形成图案化的第一旋涂硬掩模层；沉积氧化物层，以及形成第二旋涂硬掩模层；对第二旋涂硬掩模层进行刻蚀以形成图案化的第二旋涂硬掩模层；去除氧化物层中的部分以形成组合硬掩模图案；以及将组合硬掩模图案转移至半导体衬底以形成栅极沟槽，第一旋涂硬掩模层的材料与第二旋涂硬掩模层的材料相同。将字线沟槽关键尺寸散布和轮廓不均匀性最小化。
一种栅极沟槽形成方法 dram 制造

[发明专利]高电子迁移率晶体管及其制作方法-CN202111185692.8在审
发明人：张明华;廖琨垣;郭龙恩;叶治东 -专利权人：联华电子股份有限公司
申请日： 2021-10-12 - 公布日： 2023-04-14 - 主分类号： H01L21/335 文献下载
摘要：本发明公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管的制作方法包含提供一基底，接着形成一沟道层、一主动层、一P型III‑V族化合物材料层、一金属化合物材料层、一硬掩模材料层和一图案化光致抗蚀剂层覆盖基底，然后进行一干蚀刻制作工艺包含以图案化光致抗蚀剂层为掩模，干蚀刻硬掩模材料层和金属化合物材料层以形成一硬掩模层和一金属化合物层，其中在干蚀刻制作工艺时所产生的副产物形成一间隙壁环绕图案化光致抗蚀剂、硬掩模层和金属化合物层，在干蚀刻制作工艺后，以间隙壁和图案化光致抗蚀剂层为掩模，蚀刻P型III‑V族化合物材料层。
电子迁移率晶体管及其制作方法

[发明专利]半导体结构的制造方法-CN201911093280.4在审
发明人：陈骏盛 -专利权人：力晶积成电子制造股份有限公司
申请日： 2019-11-11 - 公布日： 2021-04-16 - 主分类号： H01L21/762 文献下载
摘要：在基底上形成图案化硬掩模层。图案化硬掩模层的上视形状为网状。以图案化硬掩模层作为掩模，移除部分基底，而形成多个沟槽与位于多个沟槽之间的突出部，且使得基底包括基部与突出于基部的突出部。在SOI区的图案化硬掩模层的侧壁上与SOI区的突出部的侧壁上形成间隙壁。在SOI区中，以图案化硬掩模层与间隙壁作为掩模，对沟槽所暴露出的基底进行热氧化制作工艺，而在SOI区的基底中形成贯穿氧化物层。贯穿氧化物层延伸通过SOI区的沟槽下方与SOI区的突出部下方。
半导体结构制造方法

[发明专利]使用半双向图案化形成半导体器件的方法-CN201710840745.2有效
发明人：荻野敦史 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-09-18 - 公布日： 2021-12-07 - 主分类号： H01L21/033 文献下载
摘要：提供了使用半双向图案化制造集成电路器件的器件和方法。一种方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；图案化第一组线；在第一组线之间图案化第二组线；蚀刻以限定第一和第二组线的组合；沉积第二光刻叠层；沿垂直于第一和第二组线的方向图案化第三组线；蚀刻以限定第三组线，留下OPL；在OPL上沉积间隔物；蚀刻间隔物，留下垂直间隔物的组；以及使用第三硬掩模层和垂直间隔物的组作为掩模蚀刻第二硬掩模层。
使用双向图案形成半导体器件方法

[发明专利]利用光刻胶模板掩模的频率加倍-CN200810175121.4无效
发明人：克里斯多佛·D·本彻尔;戴会雄;立彦·苗;陈浩 -专利权人：应用材料公司
申请日： 2008-10-27 - 公布日： 2009-09-23 - 主分类号： G03F7/00 文献下载
摘要：本发明描述了一种利用光刻胶模板掩模的频率加倍的方法。根据本发明的实施例，首先提供其上形成有光刻胶层的器件层。图案化光刻胶层以形成光刻胶模板掩模。间隔物形成材料层被沉积在光刻胶模板掩模上。间隔物形成材料层被刻蚀，以形成间隔物掩模并暴露光刻胶模板掩模。光刻胶模板掩模随后被去除，并且间隔物掩模的图像最终被转移到器件层。
利用光刻模板频率加倍

[发明专利]用于高鳍状物的硬掩模蚀刻停止层-CN201180075954.3有效
发明人： R·雅韦里;B·B·塞尔;T·加尼 -专利权人：英特尔公司
申请日： 2011-12-31 - 公布日： 2016-10-26 - 主分类号： H01L21/336 文献下载
摘要：在高鳍状物的顶表面上形成硬掩模蚀刻停止层，以在晶体管制造过程的蚀刻步骤期间保持鳍状物高度并保护鳍状物的顶表面以避免受损。在一个实施例中，使用双硬掩模系统形成硬掩模蚀刻停止层，其中，在衬底的表面之上形成硬掩模蚀刻停止层，第二硬掩模层用于借助鳍状物顶表面上的硬掩模蚀刻停止层对鳍状物进行图案化。去除第二硬掩模层，同时保留硬掩模蚀刻停止层，以在后续制造步骤过程中保护鳍状物的顶表面。
用于高鳍状物硬掩模蚀刻停止

[发明专利]没有残余物的硬掩模修整-CN200780020952.8有效
发明人：汤姆·A·坎普 -专利权人：朗姆研究公司
申请日： 2007-06-01 - 公布日： 2009-06-17 - 主分类号： H01L21/3213 文献下载
摘要：提供一种将特征蚀刻进多晶硅层的方法。硬掩模层提供在该多晶硅层之上。光刻胶掩模形成在该硬掩模层之上。通过该光刻胶掩模蚀刻该硬掩模层以形成图案化硬掩模。通过提供包含氧气和含氟化合物的不含碳修整气体来修整该图案化硬掩模，由该修整气体形成等离子，和并且修整该硬掩模。通过该硬掩模将特征蚀刻进该多晶硅层。
没有残余物硬掩模修整

[发明专利]用于光刻边缘放置误差提前矫正的对齐节距四等分图案化-CN201680084257.7在审
发明人： C.H.华莱士;M.钱德霍克;P.A.尼休斯;E.汉;S.A.博雅尔斯基;F.格斯特赖因;G.辛格 -专利权人：英特尔公司
申请日： 2016-03-28 - 公布日： 2018-11-23 - 主分类号： H01L21/027 文献下载
摘要：描述了用于光刻边缘放置误差提前矫正的对齐节距四等分图案化方式。例如，一种制作半导体结构的方法包括在半导体衬底上形成第一图案化硬掩模。第二硬掩模层在半导体衬底上形成。分开的二嵌段共聚物在第一图案化硬掩模上并且在第二硬掩模层上形成。第二聚合物嵌段从分开的二嵌段共聚物所移除。第二图案化硬掩模从第二硬掩模层所形成，并且使用第一聚合物嵌段作为掩模在半导体衬底中形成多个半导体鳍片。移除多个半导体鳍片中的第一鳍片。在移除第一鳍片之后，移除多个半导体鳍片中的第二鳍片。
移除图案化硬掩模半导体鳍片硬掩模层衬底鳍片半导体边缘放置误差二嵌段共聚物聚合物嵌段对齐光刻节距矫正半导体结构图案化方式图案化掩模制作

[发明专利]半导体装置及其制造方法-CN201810180316.1有效
发明人：黄冠维;范振豊;陈育裕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-03-05 - 公布日： 2021-03-02 - 主分类号： H01L21/768 文献下载
摘要：一种半导体装置的制造方法，包含在金属部件上方形成第一图案化层，以及在第一图案化层上方沉积第一掩模层。将第一掩模层图案化以在其中形成第一组的一或多个开口，然后将第一掩模层薄化。将第一掩模层的图案转移至第一图案化层以在其中形成第二组的一或多个开口。第一图案化层可由硅或氧化物材料组成。当掩模层在第一图案化层上方时，可加宽第一图案化层中的开口。
半导体装置及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条