“上硅体”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果15605112个，建议您升级VIP下载更多相关专利

[发明专利]绝缘体上硅射频器件及其绝缘体上硅衬底-CN201210564374.7有效
发明人：李乐 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-12-21 - 公布日： 2013-04-10 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种绝缘体上硅射频器件及其绝缘体上硅衬底，高电阻率硅基板与埋入氧化层之间设置有钝化层，在钝化层的阻挡作用下，在绝缘体上硅射频器件的制作过程、存放过程或使用过程中外界环境中的有害物质不能通过凹坑扩散至埋入氧化层中，因而能够提高绝缘体上硅射频器件的可靠性。所述凹坑设置在高电阻率硅基板中并贯穿高电阻率硅基板，这样可以增大高电阻率硅基板的等效表面电阻，因而能够减少高电阻率硅基板表面在射频信号作用下涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度
绝缘体射频器件及其衬底

[发明专利]绝缘体上硅射频器件及绝缘体上硅衬底-CN201210564175.6有效
发明人：李乐;许丹 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-12-21 - 公布日： 2013-04-03 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种绝缘体上硅射频器件及绝缘体上硅衬底，绝缘体上硅射频器件中，在高电阻率硅基板的靠近埋入氧化层的表面处设置有凹坑，凹坑内可以填充绝缘物质，这样可以增大高电阻率硅基板的等效表面电阻；凹坑内也可以不填充绝缘物质，即凹坑内保持在真空状态或仅填充有空气，这样同样可以增大高电阻率硅基板的等效表面电阻，因而能够减少在射频信号作用下高电阻率硅基板表面涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度
绝缘体射频器件衬底

[发明专利]绝缘体上硅器件-CN201110300470.6有效
发明人：李乐 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-09-28 - 公布日： 2012-02-01 - 主分类号： H01L27/12 文献下载
摘要：本发明提供一种绝缘体上硅器件，其在内部设置了一用作屏蔽层的导电层，使集成电路内部的非线性可变寄生电容变为恒定寄生电容。进一步地，所述绝缘体上硅器件还在内部设置一深度增大的STI隔离区从而使该寄生电容值减小。当绝缘体上硅器件工作时，施加于器件上的射频信号会尽可能少的从该寄生电容泄露，且得到的射频信号为线性信号，符合射频设备的使用要求。
绝缘体器件

[发明专利]绝缘体上硅器件-CN200480016043.3有效
发明人： T·莱塔维克;J·彼得鲁泽洛 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2004-06-08 - 公布日： 2006-07-12 - 主分类号： H01L29/78 文献下载
摘要：公开了一种绝缘体上硅(SOI)器件，其中，P型掺杂的延伸部分(303)在器件的埋置氧化物层与SOI层之间被注入。
绝缘体器件

[发明专利]具有多孔硅衬底的绝缘体上硅-CN201880042946.0在审
发明人： S·A·法内利;R·哈蒙德 -专利权人：高通股份有限公司
申请日： 2018-04-23 - 公布日： 2020-02-14 - 主分类号： H01L21/3063 文献下载
摘要：绝缘体上半导体(SOI)器件可以包括半导体处置部衬底。半导体处置部可以包括多孔半导体层和靠近多孔半导体层的蚀刻停止层。SOI还可以包括在蚀刻停止层上的绝缘体层。SOI可以进一步包括在绝缘体层上的器件半导体层。
多孔半导体层蚀刻停止层绝缘体层半导体绝缘体上半导体半导体层衬底

[发明专利]绝缘体上硅芯片上的独立电压控制的硅区域-CN201280019453.8有效
发明人： K.R.埃里克森;P.C.保内;D.P.保尔森;J.E.希茨;G.J.乌尔曼;K.L.威廉斯 -专利权人：国际商业机器公司
申请日： 2012-03-14 - 公布日： 2014-01-08 - 主分类号： H01L27/108 文献下载
摘要：一种半导体芯片（100）具有独立电压控制的硅区域（110），该独立电压控制的硅区域是用于控制eDRAM沟槽电容器（140）的电容值和叠置在独立电压控制的硅区域（110）上的场效晶体管（130）的阈值电压的电路元件独立电压控制的硅区域（110）的底部或地板是深注入区（105），该深注入区的掺杂与独立电压控制的硅区域（110）的掺杂相反。独立电压控制的硅区域（110）的顶部或天花板是诸如注入在基板中的埋设的氧化物（103）。独立电压控制的硅区域的侧部是深沟槽隔离（106）。通过接触结构（107）施加独立电压控制的硅区域（110）的电压，该接触结构（107）形成得通过埋设的氧化物（103）。
绝缘体芯片独立电压控制区域

[发明专利]阱注入方法、绝缘体上硅器件制造方法和绝缘体上硅器件-CN201210261798.6在审
发明人：李乐 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-07-26 - 公布日： 2012-10-17 - 主分类号： H01L21/265 文献下载
摘要：本发明提供了一种阱注入方法、绝缘体上硅器件制造方法和绝缘体上硅器件。在对绝缘体上硅结构执行阱注入的方法中，所述绝缘体上硅包括作为有源层的硅顶层、作为绝缘层的掩埋氧化物层、作为支撑层的硅基底层。所述对绝缘体上硅结构执行阱注入的方法包括：在进行阱区注入时，对于硅片上形成多个栅极多晶硅的结构，将形成数量与多个栅极多晶硅的数量相同的多个注入区；其中，所述多个注入区不会覆盖整个硅顶层中的有源区，并且，所述多个注入区中的每一个将分别覆盖所述多个栅极多晶硅之一。根据本发明，即使作为有源层的硅顶层的厚度很薄，也可以在阱区注入过程中进行深层注入，因此可以实现良好的倒掺杂阱结构。
注入方法绝缘体器件制造

[发明专利]绝缘体上硅及其制备方法-CN201410004373.6在审
发明人：徐春云;徐振宇 -专利权人：无锡华润上华半导体有限公司
申请日： 2014-01-06 - 公布日： 2015-07-08 - 主分类号： H01L21/20 文献下载
摘要：本发明公开一种绝缘体上硅及其制备方法。其中所述第一硅片具有第一抛光表面，且所述第二硅片具有第二抛光表面；在所述第一抛光表面上形成氧化层；对所述氧化层的表面和所述第二抛光表面进行亲水处理；以及将所述氧化层的表面与所述第二抛光表面相对并执行键合工艺，以形成绝缘体上硅本发明通过键合的方法制备绝缘体上硅，操作简单，生产成本低。在键合之前通过对待键合的表面进行亲水处理，可以提高键合强度。
绝缘体及其制备方法

[发明专利]消除体上锗硅损失的方法-CN202210889887.9在审
发明人：孟祥国;陆连;车思远 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-07-27 - 公布日： 2022-11-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种消除体上锗硅损失的方法，包括以下步骤：步骤S1，提供一半导体器件衬底，所述半导体器件衬底自下而上依次形成有体硅层、埋氧层和顶硅层；步骤S2，在所述顶硅层上形成刻蚀停止层；步骤S3，在所述刻蚀停止层上形成高介电常数层；之后在所述高介电常数层上形成HK阻挡层；步骤S4，在所述HK阻挡层上形成poly硬掩复合膜；步骤S5，定义栅极区并光刻，形成伪栅极；步骤S6，在所述伪栅极外侧形成侧墙。本发明在节省成本的情况下有效解决了体上锗硅损失问题。
消除体上锗硅损失方法

[发明专利]陶瓷体上硅衬底的制备方法-CN201710940454.0有效
发明人：李瑾;冒薇;王丰梅;杨静;赵书平 -专利权人：苏州研材微纳科技有限公司
申请日： 2017-10-11 - 公布日： 2020-04-21 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种制备方法，尤其是一种陶瓷体上硅衬底的制备方法，属于陶瓷体上硅的技术领域。按照本发明提供的技术方案，所述陶瓷体上硅衬底的制备方法，所述制备方法包括如下步骤：步骤1、提供所需的第一硅衬底以及第二硅衬底，并对所述第一硅衬底、第二硅衬底进行所述清洗；步骤2、在第一硅衬底上均匀涂覆陶瓷埋材层，所述陶瓷埋材层包括聚硅氮烷；步骤3、将第二硅衬底键合在上述第一硅衬底上，第二硅衬底通过陶瓷埋材层与第一硅衬底间隔；步骤4、对上述陶瓷埋材层进行陶瓷化工艺，以得到位于第一硅衬底与第二硅衬底之间的陶瓷体绝缘埋层本发明能有效制备得到陶瓷体上硅衬底，工艺步骤简单，安全可靠。
陶瓷体上硅衬底制备方法

[发明专利]绝缘体上硅FET及其方法-CN200710154424.3有效
发明人： R·Q·威廉姆斯;B·A·安德森;E·J·诺瓦克;A·布赖恩特 -专利权人：国际商业机器公司
申请日： 2007-09-12 - 公布日： 2008-04-09 - 主分类号： H01L29/78 文献下载
摘要：所述第一介质层从所述源极/漏极区域之下在所述背栅极的任一侧上延伸并与第二介质层接触以便介质在每一侧约束或隔离所述背栅极。
绝缘体 fet 及其方法

[发明专利]绝缘体上硅及其制备工艺-CN200610028767.0无效
发明人：陈猛 -专利权人：上海新傲科技有限公司;国际O&A半导体制造有限公司
申请日： 2006-07-07 - 公布日： 2008-01-09 - 主分类号： H01L21/84 文献下载
摘要：一种绝缘体上硅的制备工艺，包含如下步骤：在硅片上注入能与硅反应生成腐蚀阻挡材料的离子；将含有注入离子的硅片退火，并形成含有绝缘层、表面硅层、腐蚀阻挡层和衬底硅层的结构，其中绝缘层和衬底硅层位于硅片的外侧，表面硅层与绝缘层相邻，腐蚀阻挡层与衬底硅层相邻；在半导体晶片上形成第二绝缘层；将硅片和半导体晶片键合，其中硅片上的绝缘层和半导体晶片上的第二绝缘层相接触；加固键合后的硅片和半导体晶片；去除衬底硅层；去除腐蚀阻挡层上述方法生成的绝缘体上硅隐埋绝缘层质量高，绝缘性能好，厚度可随意调节，顶层硅厚度的均匀性好。
绝缘体及其制备工艺

[发明专利]绝缘体上硅高压器件结构-CN02819318.0无效
发明人： T·J·莱塔维;M·R·辛普森 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2002-09-11 - 公布日： 2005-01-05 - 主分类号： H01L29/786 文献下载
摘要：一种薄层SOI高压器件(100)，其中利用三维MOS电容器结构(10)来使漂移电荷耗尽。高压半导体器件的漂移区掺杂有从源－至－漏增加的梯度电荷分布轮廓。物理地构图漂移区以便制造各个SOI条纹(16a，16b)的条纹几何图形。由介电层(22a，22b)分别纵向界定每个SOI条纹(16a和16b)，其中通过与衬底(12)电短路的导电的多电容器场板层(30)的场板纵向界定每个介电层(22a和22b)。获得的结构是由MOS场板完全封闭的薄漂移区条纹，当在SOI条纹(16a和16b)和它的封闭场板之间施加偏压时获得了三维耗尽。
绝缘体高压器件结构

[发明专利]在绝缘体上硅基底上形成腔结构的方法和形成在绝缘体上硅基底上的腔结构-CN02819431.4有效
发明人： J·基哈梅基 -专利权人：瓦尔蒂翁特克尼里伦图基穆斯克斯库斯公司
申请日： 2002-09-27 - 公布日： 2005-01-05 - 主分类号： H01L21/306 文献下载
摘要：本发明公开了一种用于在预先制造的硅晶片中形成腔的方法，该硅晶片包括第一硅层(1)、取向为大致平行于所述第一硅层(1)的第二单晶硅层或者所谓的结构层(3)，以及位于所述第一和第二层(1、3)之间的绝缘层(根据该方法，在导电硅层(1、3)中的至少一个中制造延伸通过该层的厚度的窗(4)，以及在绝缘层(2)中由通过所述制造的窗(4)来通过该层的蚀刻剂来蚀刻腔。
绝缘体基底形成结构方法

[发明专利]具有晶体硅氧化物的绝缘体上硅-CN201880032423.8在审
发明人：佩卡·洛卡宁;米哈伊尔·库兹敏;雅科·美凯莱;马尔朱卡·图奥米宁;马尔科·蓬基宁;安蒂·拉赫蒂;卡莱维·科科;朱哈-佩卡·莱赫蒂奥 -专利权人：图尔库大学
申请日： 2018-05-30 - 公布日： 2019-12-27 - 主分类号： H01L21/02 文献下载
摘要：一种用于形成半导体结构(200)的方法(100)，所述半导体结构(200)包括用晶体硅氧化物SiO
晶体硅硅衬底真空室半导体结构绝缘体上硅绝缘材料氧化物层氧化压力层结构分子层分子氧氧化物顶层沉积衬底加热清洁基层

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条