[发明专利]一种多通道相变开关阵列及其制备方法在审
| 申请号： | 202310870777.2 | 申请日： | 2023-07-15 |
| 公开（公告）号： | CN116940227A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 吴畅;刘捷龙;郭涛 | 申请（专利权）人： | 湖北九峰山实验室 |
| 主分类号： | H10N79/00 | 分类号： | H10N79/00;H10N70/20;H10N70/00 |
| 代理公司： | 武汉蓝宝石专利代理事务所(特殊普通合伙) 42242 | 代理人： | 李明 |
| 地址： | 430000 湖北省武汉市东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种多通道相变开关阵列及其制备方法，上述的多通道相变开关阵列包括衬底、外延层、钝化层、相变开关、有源器件及金属连接层；外延层设于衬底上；钝化层设于外延层背离衬底的一侧；相变开关和有源器件设于钝化层上，且间隔布设；金属连接层分别与相变开关和有源器件连接。该多通道相变开关阵列将有源器件和相变开关制作于外延衬底的正面，能够实现射频前端的一体化集成，从而实现基于相变开关阵列的多通道收发前端模块，具有高集成、小型化和传输损耗小的优点。 | ||
| 搜索关键词： | 一种 通道 相变 开关 阵列 及其 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖北九峰山实验室，未经湖北九峰山实验室许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310870777.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种多通道相变开关阵列及其制备方法-202310870777.2
- 吴畅;刘捷龙;郭涛 - 湖北九峰山实验室
- 2023-07-15 - 2023-10-24 - H10N79/00
- 本发明提供一种多通道相变开关阵列及其制备方法，上述的多通道相变开关阵列包括衬底、外延层、钝化层、相变开关、有源器件及金属连接层；外延层设于衬底上；钝化层设于外延层背离衬底的一侧；相变开关和有源器件设于钝化层上，且间隔布设；金属连接层分别与相变开关和有源器件连接。该多通道相变开关阵列将有源器件和相变开关制作于外延衬底的正面，能够实现射频前端的一体化集成，从而实现基于相变开关阵列的多通道收发前端模块，具有高集成、小型化和传输损耗小的优点。
- 一种基于氧化铌的莫特忆阻器阵列及其制备方法、莫特忆阻器和应用-202310785834.7
- 张彦忠;王宇;王沿霁;安欣悦;童袆 - 南京邮电大学
- 2023-06-29 - 2023-10-13 - H10N79/00
- 本发明公开了一种基于氧化铌的莫特忆阻器阵列及其制备方法、莫特忆阻器和应用，所述莫特忆阻器由下至上分为底电极层、阻变层和顶电极层，所述阻变层为氧化铌，所述莫特忆阻器的顶电极层的电极和底电极的电极由多个相互平行且设有间隙的电极组成，所述顶电极层与底电极层呈交叉状布设，以提高莫特忆阻器的集成度。本发明通过将氧化铌作为阻变层材料，使莫特忆阻器阵列、莫特忆阻器表现出良好的阈值切换特性以及良好的器件稳定性和循环稳定性，能够更好地应用于神经元电路的搭建，且制备莫特忆阻器阵列的方法较为简单、高效，适合在产业上推广使用。
- 一种集成射频相变开关、天线和滤波器的器件及其制备方法-202310770628.9
- 吴畅;郭涛;刘捷龙 - 湖北九峰山实验室
- 2023-06-27 - 2023-10-03 - H10N79/00
- 本发明涉及一种集成射频相变开关、天线和滤波器的器件。该器件至少包括衬底，衬底上开设有电磁波辐射缝隙和两排阵列化的金属通孔，每个金属通孔为一个谐振腔，两排互相对立的金属通孔组成谐振器，通过多组谐振器实现滤波功能；电磁波辐射缝隙位于谐振器的末端且和最后一级SIW的耦合系数等于滤波器最后两级SIW的耦合系数，电磁波通过缝隙向外辐射实现天线功能；衬底的一侧面沉积有隔离层，隔离层上制备有基于相变材料的射频开关和作为SIW器件上层电极的金属层A，金属层A通过空气桥走线与射频开关连接。本发明在同一衬底上实现滤波器、天线和开关的集成，各模块的馈电互联通过背孔实现，集成度更高且连接损耗更小。
- 基于HEMT结构的镓系半导体忆阻器及其制备方法-202211557296.8
- 黄火林;左青源;刘艳红;代建勋;李大卫 - 大连理工大学
- 2022-12-06 - 2023-09-29 - H10N79/00
- 基于HEMT结构的镓系半导体忆阻器及其制备方法，属于半导体器件技术领域。在衬底上依次生长缓冲层、GaN层、AlGaN层，AlGaN层上方设有下电极，AlGaN层上方还设有器件区域或者器件区域阵列，器件区域或者器件区域阵列中，由上至下依次设置上电极、缓冲层和功能层，上电极位于AlGaN层上方，缓冲层和功能层设置于AlGaN层中。有益效果：本发明将忆阻器件与HEMT结构融合，利用二维电子气进行导电；可以对器件的侧壁进行保护，对刻蚀工艺的要求较低，四种实现方法可对中间功能层以及缓冲层进行调整，器件制备灵活性较高，缓冲层提供了氧空位以及和电极的欧姆接触，大大增加了器件的可调控性；本结构为未来忆阻器神经网络与功率器件、开关器件的集成提供了一种前瞻性方案。
- 硫族化物材料以及包括其的电子设备-201910688949.8
- 李禹太;郑光先;金泰勋;潘尚炫;李范锡;黄旭 - 爱思开海力士有限公司
- 2019-07-29 - 2023-08-22 - H10N79/00
- 提供一种硫族化物材料和电子设备。该硫族化物材料包括0.1‑5原子百分比(at％)的硅、15‑22at％的锗、30‑35at％的砷和40‑50at％的硒。该电子设备可以包括半导体存储器件，所述半导体存储器件包括第一存储单元，所述第一存储单元包括第一开关元件，其中所述第一开关元件可以包括硫族化物材料，其包括0.1‑5原子百分比(at％)的硅、15‑22at％的锗、30‑35at％的砷和40‑50at％的硒。
- 记忆体元件阵列-201980006757.2
- 刘峻志;廖昱程;邱泓瑜;李宜政 - 北京时代全芯存储技术股份有限公司;江苏时代芯存半导体有限公司
- 2019-10-25 - 2023-08-18 - H10N79/00
- 一种记忆体元件阵列包含多条位元线、多条字线及多个晶体管。多条字线与位元线交错且电性绝缘；多个晶体管各包含源/漏极及栅极；各晶体管的源/漏极电性连接位元线的其中一者；栅极电性连接字线的其中一者；晶体管的栅极的至少二者具有不同的长度。在测试记忆体元件阵列时，可以取得更多的记忆体元件数据。
- 相变化记忆体及其制造方法-201910435046.9
- 郑胜鸿;张明丰;杨子澔 - 北京时代全芯存储技术股份有限公司
- 2019-05-23 - 2023-05-26 - H10N79/00
- 一种相变化记忆体及其制造方法。相变化记忆体包括下电极、环形加热器、弧形相变化层、以及上电极。环形加热器设置于下电极上。弧形相变化层设置于环形加热器上，且弧形相变化层与环形加热器在下电极的法线方向上错位。上电极设置于弧形相变化层上。本发明的相变化记忆体制造制程简单，且弧形相变化层与环形加热器之间仅具有一个接触区，可以有效地提高加热效率。
- 存储器电极及其形成-202180052007.6
- J·M·麦克拉特;R·J·格莱克斯纳 - 美光科技公司
- 2021-08-18 - 2023-05-23 - H10N79/00
- 本公开包含与形成具有若干存储器元件尺寸的存储器单元有关的设备及方法。举例来说，存储器单元可包含第一电极、在所述第一电极与第二电极之间的选择元件材料及在所述选择元件材料与所述第一电极之间的薄片。所述第一电极可包括：第一部分，其接近所述薄片，其具有第一横向尺寸；第二部分，其远离所述薄片，其具有第二横向尺寸，其中所述第二横向尺寸大于所述第一横向尺寸。
- 电子器件、形成电子器件的方法和电路-201910305279.7
- J·R-吉塔特;奥罗拉·康斯坦特 - 半导体元件工业有限责任公司
- 2019-04-16 - 2023-04-25 - H10N79/00
- 本公开涉及一种电子器件、一种形成电子器件的方法以及一种电路。在一方面，电路包括漏极端子和源极端子；HEMT，具有漏极和源极，其中漏极耦接到漏极端子；以及可变电阻器，具有第一和第二电极。第一电极可耦接到HEMT的源极，并且第二电极可耦接到源极端子。在另一方面，电子器件包括源极端子；沟道层和阻挡层之间的异质结；HEMT的源极电极，源极电极覆盖在沟道层上面；第一电阻器电极，第一电阻器电极覆盖在沟道层上面并与源极电极间隔开，第一电阻器电极耦接到源极端子；以及可变电阻器，其中从俯视图看，可变电阻器在源极电极和第一电阻器电极之间沿着异质结设置。当切换包括HEMT的电子器件或电路时，可变电阻器可帮助减少在瞬态期间的过压或过流情况。
- 具有衬垫限制单元结构的三维存储器及其制造方法-202080004158.X
- 刘峻 - 长江先进存储产业创新中心有限责任公司
- 2020-12-01 - 2023-04-18 - H10N79/00
- 一种三维存储器架构包括存储单元的顶部单元阵列、存储单元的底部单元阵列、多条字线和位线耦合到所述阵列。存储单元是相变存储器(PCM)单元，被修改形成在牺牲材料的凹陷中形成的衬垫限制PCM材料。电极与PCM单元之间的接触面积减小及单元材料体积减小导致编程单元所需的电流减小。相邻存储单元之间的较大距离导致较少的热串扰。具有与选择器大小相比较小的PCM单元大小允许电阻切换存储器元件中的电流选择器(也称为限流器或电流导引元件)中的电流密度要求较小。
- 一种抗辐射原子开关器件结构的制备方法及结构-202210085596.4
- 许磊;魏敬和;刘国柱;赵伟;魏轶聃;魏应强;陈浩然;隋志远;周颖 - 中国电子科技集团公司第五十八研究所
- 2022-01-25 - 2023-04-07 - H10N79/00
- 本发明公开一种抗辐射原子开关器件结构的制备方法及结构，属于微电子及半导体器件领域。提供活性金属电极，在其表面依次沉积SiN和SiO
- 存储器-202210871271.9
- 张国飙;宋志棠 - 南方科技大学
- 2022-07-22 - 2023-03-21 - H10N79/00
- 本发明提出一种存储器，包括多个一次编程存储元，每个一次编程存储元含有存储膜(30)。在一实施例中，存储膜(30)含有一层OTS(Ovonic阈值开关)膜(30A)和一层反熔丝膜(30B)。在另一实施例中，存储膜(30)含有一层OTS膜(30A)，OTS膜(30A)的首次翻转电压V
- 三维相变存储结构、其制备方法、相变存储器和电子设备-202111081593.5
- 陈伟;蓝天;吴全潭 - 华为技术有限公司
- 2021-09-15 - 2023-03-21 - H10N79/00
- 本申请公开了一种三维相变存储结构、其制备方法、相变存储器和电子设备。该三维相变存储结构包括：衬底，位于衬底上的叠层结构，贯穿叠层结构的第一过孔，位于第一过孔内的X个相变存储单元，位于叠层结构上的晶体管和多条走线。当需要选中其中一个相变存储单元时，通过字线控制所有的晶体管导通，通过位线选中仅与该位线电连接的X个相变存储单元，然后通过层控制线选通其中一个相变存储单元，从而实现任一变存储单元的唯一选择，实现一种新型的三维相变存储结构。并且，在该三维相变存储结构中，位于同一过孔中的X个相变存储单元可以共用同一条位线，相比每一层存储单元均需要一条位线，可以显著降低位线数量，从而降低成本。
- 一种异质集成的人工视网膜忆阻器件及其制备方法-202211489475.2
- 孟佳琳;王天宇;陈琳;孙清清;张卫 - 复旦大学
- 2022-11-25 - 2023-03-07 - H10N79/00
- 本发明公开一种异质集成的人工视网膜忆阻器件及其制备方法。该异质集成的人工视网膜忆阻器件由两片包含人工视网膜忆阻器的硅片背部相互贴合，实现硅‑硅键合，互连与集成为异质集成的人工视网膜忆阻器件，上层人工视网膜忆阻器作为光电传感单元，下层人工视网膜忆阻器作为存储单元与处理单元，并且上层器件和下层器件均为环形结构，可独立完成光信号采集、处理与存储任务。相比于传统的光学信号感知、处理与存储单元，本发明的器件无需考虑传感单元、存储单元与计算单元间复杂的信号转换与集成困难，极大程度提高了后摩尔时代芯片的工作效率与集成密度。
- 专利分类
