[发明专利]集成电路在审
| 申请号： | 202210203538.7 | 申请日： | 2022-03-03 |
| 公开（公告）号： | CN115346999A | 公开（公告）日： | 2022-11-15 |
| 发明（设计）人： | 张裕东;蔡逸群;蔡同凯;邱议德;林诗芸;朱宏明;陈宜锋 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H01L27/118 | 分类号： | H01L27/118 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 刘桂兰 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种集成电路，包括：多个功能块，该多个功能块中的每个功能块包括硬件电路，其中，该多个功能块包括：第一功能块，包括：第一宏电路，位于该第一功能块的第一子区域内，其中该第一子区域的多个侧中，该第一子区域的第一侧最靠近该第一功能块的边界；其中，该第一功能块的第一中间子区域位于该第一子区域的该第一侧与该第一功能块的该边界之间，并且在该第一功能块的该第一中间子区域中不存在分接单元。本发明将功能块之内的分接单元进行省略，在将功能块之内的分接单元省去后，可以继续保证对宏电路的正常供电，同时减少了零部件，减少了集成电路的面积，因此也简化了制程和减少了成本。 | ||
| 搜索关键词： | 集成电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210203538.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 逻辑闸及数字电路-202110227038.2
- 王振志;何立玮 - 王振志;何立玮
- 2021-03-01 - 2023-10-20 - H01L27/118
- 本发明是一种逻辑闸及数字电路。所述逻辑闸包括第一至第五子层与贯穿硅通孔。第一子层包括第一导电性连接元件。第二子层位于第一子层上，且包括垂直连接至第一导电性连接元件的第一通孔。第三子层位于第二子层上，且包括电晶体区域及水平地连接至电晶体区域的第二导电性连接元件。第一通孔垂直连接至电晶体区域。电晶体区域包括多个电晶体。第四子层包括垂直连接至第三子层的第二通孔。第五子层位于第四子层上，且包括第三导电性连接元件。第二通孔垂直连接至第三导电性连接元件。贯穿硅通孔垂直连接至第三导电性连接元件。通过上述的结构，可达到增加密度的效果。
- 半导体模块-202310084560.9
- 野间口亮;原田孝仁 - 富士电机株式会社
- 2023-01-28 - 2023-09-05 - H01L27/118
- 本发明提供一种半导体模块。在半导体模块的内部，适当地配置半导体元件和各连接部。该半导体模块具备：第一主布线连接部，其设置于第一主布线图案上，并与施加第一电源电压的第一主布线部连接；第二主布线连接部，其设置于第二主布线图案上，并与施加第二电源电压的第二主布线部连接；输出主布线连接部，其设置于输出主布线图案上，并与将输出电压输出的输出主布线部连接；电路基板具有：电路区域，其供第一电路和第二电路在第一方向上排列配置；以及第一连接区域和第二连接区域，其在与第一方向正交的第二方向上夹着电路区域而配置，第一主布线连接部和第二主布线连接部设置于所述第一连接区域，输出主布线连接部设置于第二连接区域。
- 一种防止闩锁效应的方法-202310797639.6
- 郑奇生;王卫华;郎君;金志俊;郑涵 - 微传智能科技（常州）有限公司
- 2023-07-03 - 2023-08-25 - H01L27/118
- 本发明提供了一种防止闩锁效应的方法，其方法的内容包括：P型衬底P_sub、N型埋层NBL、第一深高压N阱DHVNW、第二深高压N阱DHVNW、浅N阱NW、浅N型隔离环N_ring、深高压P阱HVPW、浅P型隔离环P_ring、PMOS\NMOS；所述深高压N阱DHVNW、浅N阱NW、浅N型隔离环N_ring、浅P型隔离环P_ring、PMOS\NMOS都位于N型埋层上；本发明通过深高压N阱的隔离阻绝了传统的由NMOS的有源区、P型衬底浅P型隔离环P_ring、浅N阱NW、PMOS的有源区构成的N‑P‑N‑P结构，从而有效地防止了闩锁效应。
- 低维材料/CMOS片上集成芯片及其集成方法-202310358414.0
- 徐杨;宁浩;汪晓晨;谢永亮;蔺江铭;俞滨 - 浙江大学
- 2023-04-06 - 2023-07-21 - H01L27/118
- 本发明涉及一种低维材料/CMOS片上集成芯片及其集成方法，本发明的低维材料CMOS片上集成芯片为上下两层的堆叠式芯片。上层是低维材料器件功能层，依靠新型低维材料器件实现感光、忆阻等功能拓展；下层是CMOS电路层，为CMOS电路芯片，依靠CMOS工艺流片生产的CMOS芯片实现新型低维材料器件信号的读出、处理功能。两层之间通过CMOS电路芯片上表面预留的电极接口实现互联。本发明能够实现新型的低维材料器件与成熟的CMOS工艺异质集成。该集成方式制备工艺简单、成本低廉、集成度高，融合了低维材料的特有优势，能够极大地推动低维材料器件的应用和CMOS体系的拓展。低维材料CMOS片上集成芯片解决了传统CMOS芯片材料体系单一，功能难以拓展的局限，实现功能创新。
- 集成电路器件-201810499974.7
- S.库查努里;S.拉斯托吉;R.拉杰夫;朴哲弘;梁在锡 - 三星电子株式会社
- 2018-05-23 - 2023-07-18 - H01L27/118
- 本公开提供了集成电路器件。一种集成电路器件包括：在第一型式逻辑单元中在第一方向上平行地布置的一对参考导电线以及在第二型式逻辑单元中平行地布置的一对交换导电线，其中所述一对参考导电线和所述一对交换导电线中的在不同布线轨迹中的一个参考导电线和一个交换导电线具有相同的平面形状和相同的长度，并延伸以交叉第一型式逻辑单元和第二型式逻辑单元之间的单元边界。
- 一种抑制关断噪声的混合载流子器件-202310366084.X
- 汪志刚;张卓 - 图灵芯半导体（成都）有限公司
- 2023-04-07 - 2023-07-04 - H01L27/118
- 本发明公开了一种抑制关断噪声的混合载流子器件，包括工作区、NMOS区域(303)、PMOS区域(304)、晶闸管区域(302)和电容器区域，所述NMOS区域(303)包围所述PMOS区域(304)，所述PMOS区域(304)包围所述晶闸管区域(302)，所述NMOS区域(303)和所述晶闸管区域(302)均呈六边形分布，所述NMOS区域(303)的栅极和晶闸管区域(302)的栅极连接形成电容器区域。本发明解决了现有晶闸管在关断期间产生的噪声电流的问题。
- 半导体设备-202211688988.6
- 岛田一贵 - 瑞萨电子株式会社
- 2022-12-27 - 2023-06-30 - H01L27/118
- 根据一个实施例，一种半导体设备包括：电势供应端子，电势被供应到该电势供应端子；与外部交换信号的端子(I/O端子)；电连接到电势供应端子和该端子的I/O电流检测负载电路；以及检测流过I/O电流检测负载电路的I/O电流的电流传感器电路。电流传感器电路获取与I/O电流成比例的传感器电流并将所获取的传感器电流作为输出信息输出，并且I/O电流是由于静电放电和电磁敏感性中的至少一者而流过I/O端子的异常电流并且是大于预定电流且引起异常状态的电流。
- 半导体器件、集成电路及其制造方法-202210901053.5
- 王柏钧;赖知佑;卢麒友;邱上轩;庄惠中;陈志良 - 台湾积体电路制造股份有限公司
- 2022-07-28 - 2023-06-23 - H01L27/118
- 本申请的实施例提供了半导体器件、集成电路及其制造方法。集成电路包括第一单元和第二单元。第一单元包括在第一方向上延伸的第一多个有源区域和在与第一方向交叉的第二方向上延伸的第一多个栅极，第一单元具有由第一多个栅极中的间断限定的第一单元边缘。第二单元包括在第一方向上延伸的第二多个有源区域和在第二方向上延伸的第二多个栅极，第二单元具有由第二多个栅极中的间断限定的第二单元边缘。第二多个有源区域中的每个大于第一多个有源区域中的每个，并且第一单元与第二单元相邻，使得第一单元边缘与第二单元边缘对齐。
- IC器件及其制造方法-202210927340.3
- 王奕文;吴家骏;庄惠中;简永溱;高章瑞;陈向东 - 台湾积体电路制造股份有限公司
- 2022-08-03 - 2023-06-09 - H01L27/118
- 本发明的实施例提供了一种IC器件，包括：沿第一方向延伸并且承载电源和参考电压中的一个的第一电源轨和第二电源轨；在第一电源轨和第二电源轨之间延伸并且承载电源和参考电压中的另一个的第三电源轨；以及多个晶体管，包括在第一电源轨和第二电源轨之间延伸的第一有源区至第四有源区、垂直于第一方向延伸的多个栅极结构，以及在第二方向上延伸穿过第三电源轨的第一导电段和第二导电段。第二有源区和第三有源区的每个都与第三电源轨相邻，第一导电段和第二导电段的每个都电连接至第二有源区和第三有源区的每个中的S/D结构，并且多个晶体管被配置为AOI、OAI和四输入NAND中的一个。本发明的实施例还提供了一种制造IC器件的方法。
- 半导体结构-202211559831.3
- 谢贺捷;池其辉;蔡行易 - 联发科技股份有限公司
- 2022-12-06 - 2023-06-09 - H01L27/118
- 本发明公开一种半导体结构，包括：半导体基板；第一阱区；第二阱区；以及逻辑单元，包括：至少一个第一晶体管，在该第一阱区上方的第一有源区中，并且包括在第一方向上延伸的第一闸电极；至少一个第二晶体管；第二闸电极和第三闸电极；以及第一隔离结构和第二隔离结构，在该第二有源区的相对边缘上，其中，该第一隔离结构与该第二栅极结构在该第一方向上对齐，该第二隔离结构与该第三栅极结构在该第一方向上对齐。采用这种方式，电线源/接地线无需设置的过宽，因此相较于先前技术中的电源线，本发明实施例中的电源线/接地线的宽度更小，并且面积也更小，这样也就降低了逻辑单元的高度和面积，也降低了半导体结构的整体高度和整体的面积。
- 三维堆叠芯片及其供电配置方法-202111329384.8
- 左丰国;韩洋 - 西安紫光国芯半导体有限公司
- 2021-11-10 - 2023-05-12 - H01L27/118
- 本申请公开了一种三维堆叠芯片及其供电配置方法，该三维堆叠芯片包括：依次层叠设置的逻辑晶圆层和存储晶圆层，电源网络，包括逻辑电源网络和存储电源网络，电源网络设置于逻辑晶圆层和存储晶圆层其中之一；或者，逻辑电源网络设置于存储晶圆层，存储电源网络设置于逻辑晶圆层。这样有利于充分利用各晶圆层的布线资源，缓解芯片的布线拥塞情况，提高芯片的可实现性。
- 微电子装置、相关电子系统及形成微电子装置的方法-202180050138.0
- 合田晃;K·R·帕雷克;A·S·叶 - 美光科技公司
- 2021-07-14 - 2023-05-12 - H01L27/118
- 一种微电子装置包括第一裸片及附接到所述第一裸片的第二裸片。所述第一裸片包括存储器阵列区，其包括：堆叠结构，其包括垂直交替的导电结构及绝缘结构；垂直延伸的存储器胞元串，其在所述堆叠结构内；及第一接合垫结构，其垂直邻近所述垂直延伸的存储器胞元串。所述第二裸片包括：控制逻辑区，其包括控制逻辑装置，所述控制逻辑装置经配置以实现所述垂直延伸的存储器胞元串的控制操作的至少一部分；第二接合垫结构，其与所述第一接合垫结构电连通；及信号路由结构，其位于所述第一裸片与所述第二裸片之间的界面处。还描述相关微电子装置、电子系统及方法。
- 集成电路芯片-202010563940.7
- 湛伟;马淑彬;张俐;夏明刚;丛伟林 - 成都华微电子科技股份有限公司
- 2020-06-19 - 2023-04-07 - H01L27/118
- 集成电路芯片，涉及集成电路技术。本发明包括至少3个电路模块，其特征在于，至少有两个电路模块各自连接有一个方向驱动器，各方向驱动器连接到公共连接点，所述方向驱动器包括信号传输方向控制单元、使能控制单元和两个外部连接端，所述信号传输方向控制单元用于控制信号在两个外部连接端之间的传输方向，所述使能控制单元用于控制方向驱动器的使能状态，所述信号传输方向控制单元和使能控制单元皆带有控制端。本发明适用于增强芯片内部模块间长距离信号的驱动能力，并且可以通过使能控制信号控制信号的方向，灵活的实现具有方向性的信号驱动。
- 一种CMOS片内三维结构的形成方法-202010462188.7
- 葛星晨 - 上海集成电路研发中心有限公司;上海集成电路装备材料产业创新中心有限公司
- 2020-05-27 - 2023-03-24 - H01L27/118
- 本发明公开了一种CMOS片内三维结构的形成方法，包括：在硅衬底上形成环状突起的单晶硅种子层区域；在非种子层区域形成第一层CMOS晶体管；形成第一层层间介质层，并使单晶硅种子层区域露出；在第一层层间介质层上覆盖一多晶硅层，并使两者的表面平齐；加热使多晶硅层熔融并再结晶，利用围绕多晶硅的单晶硅，使多晶硅转变为单晶硅，形成单晶硅层；在单晶硅层上形成第二层CMOS晶体管；形成第二层层间介质层；形成第一层CMOS晶体管和第二层CMOS晶体管之间的互连。本发明能够增加片内CMOS晶体管的密度，减少所需的互连长度，提高产品的性能，减少单个芯片的成本。
- 集成电路器件及制造方法-202111109795.6
- 陈村村;王新泳;马亚琪;潘磊;王明鉴;钟嘉良 - 台湾积体电路制造股份有限公司;台积电（中国）有限公司
- 2021-09-18 - 2023-03-21 - H01L27/118
- 本申请公开了集成电路器件及制造方法。一种集成电路(IC)器件包括：第一衬底、位于第一衬底中的穿过衬底的过孔(TSV)、以及位于第一衬底之上并电耦合到TSV的第一天线效应保护电路。第一天线效应保护电路包括至少一个第一类型的第一晶体管和至少一个第二类型的第二晶体管，该第二类型不同于第一类型。至少一个第一晶体管和至少一个第二晶体管中的每一个的栅极端子、第一端子和第二端子电耦合在一起，并且电耦合到TSV。
- 集成电路及其制造方法-202210843512.9
- 赖知佑;陈志良;卢麒友;邱上轩 - 台湾积体电路制造股份有限公司
- 2022-07-18 - 2023-03-14 - H01L27/118
- 一种集成电路及其制造方法，集成电路包括在一源极/漏极区处与一第一作用区结构相交的一第一导体区段及在一源极/漏极区处与一第二作用区结构相交的一第二导体区段。该第一导体区段及该第二导体区段在近侧边缘处以一第一分离距离分开。该第一导体具有与一第一电力轨分开的一远侧边缘，且该第二导体区段经由一通孔连接件连接至一第二电力轨。自该第一电力轨至该第一导体区段的一近侧边缘的一距离比自该第二电力轨至该第二导体区段的一近侧边缘的一距离大一预定距离，该预定距离是该分离距离的一部分。
- 集成电路和其制造方法、以及在集成电路中的电路单元-202210534894.7
- 张玮玲;陈志良;吴佳典;吴国晖 - 台湾积体电路制造股份有限公司
- 2022-05-17 - 2022-12-27 - H01L27/118
- 一种集成电路和其制造方法、以及在集成电路中的电路单元，集成电路包括在第一连接层中的多个水平导线、低于第一连接层的多个栅极导体、低于第一连接层的多个端子导体、以及导孔连接器其将多个水平导线中的一者与多个栅极导体中的一者或与多个端子导体中的一者直接地连接。集成电路也包括在高于第一连接层在第二连接层中的多个垂直导线，以及用于电路单元的多个引脚连接器。第一引脚连接器直接地连接在介于第一水平导线和在多个栅极导体中的一者的顶部上的第一垂直导线之间。第二引脚连接器直接地连接在介于第二水平导线和在电路单元的垂直边界的顶部上的第二垂直导线之间。
- 集成电路装置及其制造方法及系统-202210685362.3
- 张玮玲;陈志良;庄惠中;吴佳典;高嘉鸿 - 台湾积体电路制造股份有限公司
- 2022-06-15 - 2022-12-27 - H01L27/118
- 一种集成电路装置及其制造方法及系统，集成电路(integrated circuit，IC)装置包括电路区域、在电路区域上方的下部金属层、及在下部金属层上方的上部金属层。下部金属层包括沿着第一轴延长的多个下部导电图案。上部金属层包括沿着横向于第一轴的第二轴延长的多个上部导电图案。多个上部导电图案包括用以将电路区域电气耦接到电路区域外部的外部电路的至少一个输入或输出。上部金属层进一步包括与在多个上部导电图案之中的第一上部导电图案连续并且沿着第一轴从此第一上部导电图案突出的第一横向上部导电图案。第一横向上部导电图案是在多个下部导电图案之中的第一下部导电图案上方并且电气耦接到此第一下部导电图案。
- 集成电路装置-202210454741.1
- 许家维;陈柏廷;李介文 - 台湾积体电路制造股份有限公司
- 2022-04-27 - 2022-12-23 - H01L27/118
- 一种集成电路(IC)装置，包括半导体基板、第一连接塔、以及一或多个第一前侧导体及一或多个第一前侧金属通孔。半导体基板包括具有第一功能电路系统的第一半导体基板区段及具有第一静电放电(ESD)箝位电路的第二半导体基板区段。第一连接塔连接至输入/输出衬垫。一或多个第一前侧导体及一或多个第一前侧金属通孔将第一埋入式连接塔连接至第一半导体基板区段中的第一功能电路系统及第二半导体基板区段中的第一ESD箝位电路。
- 自动化物料运输系统轨道管控的系统与制造方法-202210031027.1
- 吕士濂;姜慧如 - 台湾积体电路制造股份有限公司
- 2022-01-12 - 2022-12-20 - H01L27/118
- 本公开关于一种自动化物料运输系统轨道管控的系统与制造方法，并描述了基于薄膜晶体管的温度传感器电路的实施例。基于薄膜晶体管的温度传感器电路包括：具有薄膜晶体管的第一频率产生器、具有互补式金属氧化物半导体晶体管的第二频率产生器、第一计数器组件和第二计数器组件以及一个处理器组件。第一计数器组件和第二计数器组件被配置为分别从第一频率产生器和第二频率产生器中计算出第一脉冲和第二脉冲的数量。处理器组件配置为根据第一脉冲和第二脉冲的数量以确定频率。
- 集成电路及其制造方法-202210449072.9
- 高嘉鸿;庄惠中 - 台湾积体电路制造股份有限公司
- 2022-04-26 - 2022-12-20 - H01L27/118
- 本揭示文件关于一种集成电路以及其制造方法。集成电路包含第一、第二及第三半导体单元区。第一单元区包含具有第一掺杂类型的第一主动区。第二半导体单元区在第二方向上连接第一单元区，且包含相应地具有第二掺杂类型及第一掺杂类型的第二主动区及第三主动区。第二主动区在第一主动区与第三主动区之间。第三单元区在第二方向上连接第二单元区，且包含具有第二掺杂类型的第四主动区。第三主动区在第四主动区与第二主动区之间。第二半导体单元区具有高度2H，且第一、第二及第三半导体单元区共同具有高度3H。
- 隔离区中的霍尔效应传感器的构造-201610965444.8
- 凯特·瑞安·格伦;拉伊尼·J·阿加尔瓦;阿吉特·夏尔马 - 德州仪器公司
- 2016-11-04 - 2022-12-20 - H01L27/118
- 本申请案涉及一种隔离区中的霍尔效应传感器的构造。CMOS集成电路(100)包含具有形成于第一隔离层(120)中的霍尔板(118)的霍尔传感器(106)，所述第一隔离层(120)与MOS晶体管(108)下方的第二隔离层(136)同时形成。具有与所述第一隔离层(120)相反的导电类型的第一浅阱(124)形成于所述霍尔板(118)上方且延伸到所述霍尔板(118)。所述第一浅阱(124)与所述MOS晶体管(108)下方的第二浅阱(134)同时形成。所述霍尔传感器(106)可为用于感测垂直于所述集成电路(100)的衬底(102)的顶部表面(112)而定向的磁场的水平霍尔传感器，或可为用于感测平行于所述集成电路(100)的所述衬底(102)的所述顶部表面(112)而定向的磁场的垂直霍尔传感器。
- 集成电路及其制造方法-202210455846.9
- 赖知佑;陈志良 - 台湾积体电路制造股份有限公司
- 2022-04-27 - 2022-12-13 - H01L27/118
- 本揭示文件提供一种集成电路及其制造方法，包含一组晶体管，该组晶体管包含一组主动区、一组电轨、一第一组导体以及一第一导体。该组主动区沿着一第一方向延伸，且位于一第一层。该组电轨沿着该第一方向延伸，且位于一第二层。该组电轨具有一第一宽度。该第一组导体沿着该第一方向延伸，且位于该第二层，并与该组主动区重叠。该第一组导体具有一第二宽度。该第一导体沿着该第一方向延伸，且位于该第二层，并位于该组第一组导体之间。该第一导体具有该第一宽度，且将该组晶体管的一第一晶体管电性耦合到该组晶体管的一第二晶体管。
- 集成电路-202210203538.7
- 张裕东;蔡逸群;蔡同凯;邱议德;林诗芸;朱宏明;陈宜锋 - 联发科技股份有限公司
- 2022-03-03 - 2022-11-15 - H01L27/118
- 本发明公开一种集成电路，包括：多个功能块，该多个功能块中的每个功能块包括硬件电路，其中，该多个功能块包括：第一功能块，包括：第一宏电路，位于该第一功能块的第一子区域内，其中该第一子区域的多个侧中，该第一子区域的第一侧最靠近该第一功能块的边界；其中，该第一功能块的第一中间子区域位于该第一子区域的该第一侧与该第一功能块的该边界之间，并且在该第一功能块的该第一中间子区域中不存在分接单元。本发明将功能块之内的分接单元进行省略，在将功能块之内的分接单元省去后，可以继续保证对宏电路的正常供电，同时减少了零部件，减少了集成电路的面积，因此也简化了制程和减少了成本。
- 基于内嵌空腔SOI衬底的多栅MOS器件及其制备方法-202110749918.6
- 母志强;刘强;俞文杰 - 上海集成电路材料研究院有限公司
- 2021-07-02 - 2022-11-08 - H01L27/118
- 本发明提供一种基于内嵌空腔SOI衬底的多栅MOS器件及其制备方法，器件包括：内嵌空腔SOI衬底，包括硅衬底、绝缘层及顶层硅，绝缘层中形成有沿器件的源漏方向间隔排布的多个空腔，空腔上方的顶层硅中形成有沟道区；多个全包围栅极结构，分别形成在多个空腔上方的沟道区四周，全包围栅极结构包括全包围栅介质层和全包围栅极层，且多个全包围栅极结构间隔排布，以使得沟道区包括被多个全包围栅极结构包围的多个控制部和未被全包围栅极结构包围的多个间隔部；源电极和漏电极，分别形成在沟道区两端的源区和漏区上。本发明制备的多个全包围栅极结构可以实现相应沟道区域的独立控制，从而在一个MOS管内实现大于或等于两位的字节运算。
- 半导体器件及其形成方法-202210724891.X
- 周智超;邱奕勋;张尚文;蔡庆威;王志豪 - 台湾积体电路制造股份有限公司
- 2022-06-23 - 2022-10-28 - H01L27/118
- 提供了有助于从器件的背侧实施物理故障分析(PFA)测试的半导体器件和方法。在至少一个实例中，提供了包括半导体器件层的器件，半导体器件层包括多个扩散区域。第一互连结构设置在半导体器件层的第一侧上，并且第一互连结构包括至少一个电接触件。第二互连结构设置在半导体器件层的第二侧上，并且第二互连结构包括多个背侧电源轨。背侧电源轨的每个至少部分与多个扩散区域中的相应扩散区域重叠并且限定暴露相应扩散区域的位于半导体器件层的第二侧处的部分的开口。本申请的实施例还涉及半导体器件及其形成方法。
- 半导体器件及其制造方法-202210522310.4
- 彭士玮;黄敬余;曾健庭 - 台湾积体电路制造股份有限公司
- 2022-05-13 - 2022-10-21 - H01L27/118
- 提供了一种半导体器件及其制造方法。该半导体器件包括从俯视角度看设置在第一行内并且沿着第一方向延伸的第一导电图案、设置在第一行内的第一相移电路、从俯视角度看设置在第二行内的第一传输电路以及沿着垂直于第一方向的第二方向从第一行延伸到第二行的第一栅极导体。第一相移电路和第一传输电路通过第一栅导体与第一导电图案电连接。
- 与门结构及与门结构的制造方法-202110363868.8
- 章恒嘉;丁丽 - 长鑫存储技术有限公司
- 2021-04-02 - 2022-10-14 - H01L27/118
- 本发明实施例提供一种与门结构及与门结构的制造方法，与门结构包括：基底，位于基底内相互分立的源极和漏极，漏极作为输出，源极用于连接电源；位于基底内且间隔设置的第一栅极和第二栅极，第一栅极和第二栅极均位于源极和漏极之间，且第一栅极位于第二栅极与源极之间，第一栅极作为第一输入，第二栅极作为第二输入；栅介质层，栅介质层位于基底内，且与第一栅极和第二栅极相接触，栅介质层还位于第一栅极和第二栅极之间；其中，基于第一输入的电压以及第二输入的电压，栅介质层下方的基底适于形成导电通道，且导电通道连接源极与漏极。本发明实施例可以缩小与门结构的尺寸。
- 与门结构及与门结构的制造方法-202110363892.1
- 章恒嘉 - 长鑫存储技术有限公司
- 2021-04-02 - 2022-10-14 - H01L27/118
- 本发明实施例提供一种与门结构及与门结构的制造方法，与门结构包括：基底，位于基底内相互分立的源极和漏极，漏极作为输出，源极用于连接电源；位于基底内且层叠设置的第一栅极和第二栅极，第一栅极和第二栅极均位于源极和漏极之间；第一栅极作为第一输入，第二栅极作为第二输入；栅介质层，栅介质层位于基底内，且与第一栅极和第二栅极相接触，栅介质层还位于第一栅极和第二栅极之间；其中，基于第一输入的电压以及第二输入的电压，栅介质层下方的基底适于形成导电通道，且导电通道连接源极与漏极。本发明实施例可以缩小与门结构的尺寸。
- 半导体装置以及功率放大器-202210246287.0
- 滨野皓志 - 住友电气工业株式会社
- 2022-03-14 - 2022-09-20 - H01L27/118
- 本公开涉及半导体装置以及功率放大器。通过缩小连接于晶体管的漏极的布线合成部来减少输出信号的损失从而增大输出功率。半导体装置具备：第一晶体管和第二晶体管，具有在第一方向延伸的栅电极，该第一晶体管和第二晶体管在第一方向排列；第一漏极布线和第二漏极布线，分别连接于所述第一晶体管和第二晶体管的漏极区域；第一输出布线，在与第一方向正交的第二方向延伸，一端连接于第一漏极布线的第二晶体管侧；第二输出布线，在第二方向延伸，一端连接于第二漏极布线的第一晶体管侧；第三输出布线，在第一方向延伸，将所述第一输出布线的另一端与所述第二输出布线的另一端连接；以及第四输出布线，将所述第三输出布线的中央部连接于输出端子。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
