[发明专利]一种磨损均衡的可变数据页宽度的FLASH读写方法在审
| 申请号： | 202110964225.9 | 申请日： | 2021-08-22 |
| 公开（公告）号： | CN113689909A | 公开（公告）日： | 2021-11-23 |
| 发明（设计）人： | 马朔昕;邰元;王坦 | 申请（专利权）人： | 南京泰立瑞信息科技有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 210000 江苏省南京*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种FLASH存储器数据结构及其读写方法，包括动态适应写入数据块的页数，将数据循环写入存储空间中的不同区域且在每个循环后将之平移一定位移量。平移的基准是上一个当前页号之后、上个循环之中最近的写入起始页号，因此位移量随循环变化、同时实现相较上个循环中的一个数据块进行了页号偏移，两者写入的数据块内容大部分重叠而无需更改、少部分错开而避免了集中写入某些地址而过多损耗寿命。上述方法解决了一些应用中写入的少部分数据频繁变化，多数数据通常为0、仅偶尔变化，如此数据特性造成的FLASH存储单元寿命磨损不平均的问题，在保证空间使用效率的同时延长FLASH存储器的使用寿命。 | ||
| 搜索关键词： | 一种 磨损 均衡 可变 数据 宽度 flash 读写 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京泰立瑞信息科技有限公司，未经南京泰立瑞信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110964225.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体装置-201811531479.6
- 小柳胜 - 铠侠股份有限公司
- 2018-12-14 - 2023-10-20 - G11C16/06
- 实施方式提供能够降低制造成本的半导体装置。半导体装置包括第1芯片及第2芯片，第1芯片具有第1基板、第1元件层、设置于第1元件层的焊垫、贯穿第1基板及第1元件层且与焊垫连接的通孔，第2芯片具有第2基板、第2元件层、设置于第2元件层的焊垫、贯穿第2基板与第2元件层且与焊垫连接的通孔，第1芯片的通孔包含第1通孔，第1芯片的焊垫包含与第1通孔连接的第1焊垫，第2芯片的通孔包含第2通孔，第2芯片的焊垫包含与第2通孔连接的第2焊垫及第3焊垫，包含设置于第2元件层中且将第2焊垫与第3焊垫连接的第1配线，第1芯片与第2芯片将第1元件层的上表面及第2元件层的上表面重叠，第1焊垫及第3焊垫经由第1导电体而连接。
- 半导体存储装置-201510800604.9
- 竹内洁;田边昭;间部谦三 - 瑞萨电子株式会社
- 2015-11-19 - 2023-10-10 - G11C16/06
- 一种半导体存储装置，具有使用可变电阻元件的至少一个存储单元，以及控制存储单元的写入和读取的控制电路。通过控制电路实现的操作包括第一写入操作，第二写入操作以及重写操作。第一写入操作是用于将第一极性的第一电压施加至存储单元的写入操作。第二写入操作是用于将与第一极性相反的第二极性的第二电压施加至存储单元的写入操作。重写操作是在第一写入操作失败时，用于进一步执行用于将第二极性的第二电压施加至存储单元的第二A写入操作以及用于将第一极性的第一电压施加至存储单元的第一A写入操作的写入操作。
- 非易失性存储器装置及其操作方法及非易失性存储器封装-201811132920.3
- 郑凤吉;金炯坤;郑东勳;崔明勳 - 三星电子株式会社
- 2018-09-27 - 2023-09-26 - G11C16/06
- 一种非易失性存储器装置的操作方法包含：从非易失性存储器装置的外部接收控制信号及数据信号；基于控制信号及数据信号产生调试信息；从非易失性存储器装置的外部接收调试信息请求；以及响应于调试信息请求输出调试信息。也提供一种非易失性存储器装置和一种非易失性存储器封装。
- 非易失性存储器-201810558596.5
- 朴廷埈;任政燉;郑秉勳;金恩智;申知娟;崔荣暾 - 三星电子株式会社
- 2018-06-01 - 2023-09-22 - G11C16/06
- 本发明提供一种非易失性存储器，所述非易失性存储器包括：时钟引脚，被配置成在占空比修正电路训练周期期间接收外部时钟信号；多个存储器芯片，被配置成基于外部时钟信号对内部时钟信号执行占空比修正操作，所述多个存储器芯片被配置成在训练周期期间并行地执行占空比修正操作；以及输入/输出引脚，共同连接到所述多个存储器芯片，其中所述多个存储器芯片中的每一者包括：占空比修正电路(DCC)，被配置成对内部时钟信号执行占空比修正操作；以及输出缓冲器，连接在占空比修正电路的输出端子与输入/输出引脚之间。
- 动态调整编程目标电压的装置和方法-202310252566.2
- 阿密特·伯曼;加里·狐狸;叶夫根尼·布莱克曼 - 三星电子株式会社
- 2023-03-15 - 2023-09-19 - G11C16/06
- 提供了一种存储设备。该存储设备包括：非易失性存储器；以及至少一个处理器，该至少一个处理器被配置为：获得要存储在非易失性存储器的多个存储器单元中的目标存储器单元中的输入符号；获得多个存储器单元的单元特征；基于输入符号和多个存储器单元的单元特征来确定目标存储器单元的目标电压；并且向目标存储器单元提供该目标电压。
- 一种FPGA中的可编程逻辑单元-202310807799.4
- 曹正州;刘国柱;张艳飞;单悦尔;徐玉婷 - 无锡中微亿芯有限公司
- 2023-07-03 - 2023-09-05 - G11C16/06
- 本申请公开了一种FPGA中的可编程逻辑单元，涉及FPGA领域，该可编程逻辑单元以二选一选择器作为基本设计单元，采用COOL的方式利用开关将不同的二选一选择器实现可编程的组合，从而使用任意组合逻辑与寄存器比来实现任意逻辑电路，可以编程配置形成时序电路中的各种核心单元以及常见的各种逻辑功能，功能丰富、性能优异，有利于改善FPGA的功能和性能，且这种本质特性使其在精细粒度上接近基本的ASIC单元，从而允许类似ASIC的基于单元的映射器应用它们所有的优化潜力。
- 包括可配置印刷电路板的存储装置-202310197749.9
- 尹瑄基;刘辉钟;J·尹 - 三星电子株式会社
- 2023-03-03 - 2023-09-05 - G11C16/06
- 一种存储装置包括：印刷电路板，其包括控制器站点、第一存储器站点、第二存储器站点、与控制器站点连接的第一导线、与第一存储器站点连接的第二导线、以及与第二存储器站点连接的第三导线；控制器封装件，其设置在控制器站点上；第一非易失性存储器封装件，其设置在第一存储器站点上；第二非易失性存储器封装件，其设置在第二存储器站点上；以及至少一个电阻器，其将第一导线的至少一条导线与第二导线的至少一条导线连接。
- 一种存储器和计算机-202080108229.0
- 景蔚亮;王正波;杨一波;崔靖杰 - 华为技术有限公司
- 2020-12-31 - 2023-08-29 - G11C16/06
- 本申请公开了一种存储器和计算机，用于在存储器内实现计算功能，提升了计算效率以及缓解计算机中数据总线和处理器的占用。该存储器包括：存储单元、进借位确定电路以及数据回写电路；其中，存储单元中存储有计数起始值；存储单元分别与进借位确定电路和数据回写电路连接，用于将计数起始值输出给进借位确定电路；进借位确定电路与数据回写电路连接，用于根据处理器发送的用于计算计数起始值的第一控制信号以及计数起始值，生成第二控制信号；数据回写电路用于接收第二控制信号，并根据第二控制信号，对存储单元中存储的计数起始值进行更新。
- 存储装置-201680089201.0
- 荒屋朋子;本间充祥 - 铠侠股份有限公司
- 2016-09-23 - 2023-08-22 - G11C16/06
- 存储装置具备：第一存储器单元和与第一存储器单元相邻的第二存储器单元；以及序列发生器，在从第一存储器单元读出数据的情况下，对第二存储器单元进行第一读出，对第一存储器单元进行第二读出，对第二存储器单元的栅极施加与第二读出时不同的电压，并对第一存储器单元进行第三读出，基于第一～第三读出的结果生成存储于第一存储器单元的第一数据和用于对第一数据进行修正的第二数据。
- 具有非易失性逻辑阵列备份相关应用的处理装置-201811580481.2
- S·C·巴特林;S·卡纳 - 德克萨斯仪器股份有限公司
- 2013-09-10 - 2023-08-15 - G11C16/06
- 本发明提供具有非易失性逻辑阵列备份相关应用的处理装置。一种处理装置(100)，使用多个易失性存储元件(120)操作。多个易失性存储元件(120)的N组的每组的M个易失性存储元件通过使用多路复用器(212)被连接到多个非易失性逻辑元件阵列中的N乘M大小的非易失性逻辑元件阵列(110)。多路复用器(212)连接N组中的一组到N乘M大小的非易失性逻辑元件阵列(110)以一次将来自M个易失性存储元件(120)的数据存储到N乘M大小的非易失性逻辑元件阵列(110)的一行中，或者一次将来自N乘M大小的非易失性逻辑元件阵列(110)的一行的数据写入到M个易失性存储元件(120)。相应的非易失性逻辑控制器(106)控制多路复用器(212)关于易失性存储元件(120)和非易失性存储元件(110)之间的连接的操作。
- 半导体器件-201811237850.8
- 小川大也;伊藤孝;友枝光弘 - 瑞萨电子株式会社
- 2012-08-29 - 2023-07-25 - G11C16/06
- 在半导体器件所具备的非易失性存储器装置(4)中，在基于带间隧穿方式进行的数据擦除时，当满足电荷泵电路(52)的输出电压(VUCP)恢复至规定的基准电压这一条件，以及从开始对擦除对象的存储器单元(MC)供给升压电压(VUCP)起经过了规定的基准时间这一条件时，结束对擦除对象的存储器单元(MC)供给升压电压。
- 一种高速读取数据的SPI接口的FLASH存储器-202011604951.1
- 刘佳庆;黎永健;蒋双泉 - 芯天下技术股份有限公司
- 2020-12-30 - 2023-07-25 - G11C16/06
- 本发明公开了一种高速读取数据的SPI接口的FLASH存储器，在传输时钟信号的上升沿和下降沿分别对输入的数据信号采样，可以在不改变外部时钟信号频率情况下，实现输入数据传输速率加倍，而且同时接受4线输入数据，两者结合输入速率可达SCK频率的8倍，同时，在芯片内部将数据速率降低，降低功耗同时也便于后续处理；通过输出上升沿同步单元和输出下降沿同步单元将两路数据同步，输出选择单元在传输时钟信号SCK为高电平时，选择输出下降沿同步单元的数据输出，当传输时钟信号SCK为低电平时，选择输出上升沿同步单元的数据输出，在不改变时钟频率情况下，实现数据输出的双倍速率。
- 具有修整后参考电流的存储器扇区及其改善存储器读取裕度的方法-202210027156.3
- 何明姗;林英廷;罗忠毅;周国成;赖成孝;张铭仁;许永财;郑丞杰 - 联华电子股份有限公司
- 2022-01-11 - 2023-07-21 - G11C16/06
- 一种具有修整后参考电流的存储器扇区，包含8个偶数列字线的单元以及8个奇数列字线的单元，且每个单元都有抹除态与写入态，其中该奇数列字线的单元的逻辑态是根据该8个偶数列字线的单元在写入态时的单元电流以及该8个奇数列字线的单元在抹除态时的单元电流所定出的第一参考电流来判定，该偶数列字线的单元的逻辑态是根据该8个偶数列字线的单元在抹除态时的单元电流以及该8个奇数列字线的单元在写入态时的单元电流所定出的第二参考电流来判定。
- EEPROM存储阵列-202310470986.8
- 卞仙;高超;徐杰 - 上海华虹宏力半导体制造有限公司;华虹半导体（无锡）有限公司
- 2023-04-27 - 2023-07-21 - G11C16/06
- 本发明提供一种EEPROM存储阵列，包括至少一个字节存储区域；字节存储区域包括按照行方向排列的M条字线，按照列方向排列的8条位线和8条源线以及M行、8列呈矩阵排列的存储单元；存储单元包括：衬底，位于衬底上方的字线；分布于字线两侧的不对称的主存储位和次存储位；在列方向上，主存储位的第一控制栅的宽度大于次存储位的第二控制栅的宽度；字节存储区域内位于同一行的存储单元的字线连在一起，在同一行的相邻的字节存储区域内的字线之间断开。通过减小次存储位的第二控制栅的宽度，增加主存储位的第一控制栅的宽度，可有效提高衬底或者氧化层的起始电流，减小次存储位的沟道电阻，提高可靠性；可以单个字节操作且电路结构简化。
- 高性能存储器中的循环内位线恢复-201810311333.4
- V·布林格维加拉加万;G·M·布莱斯拉斯 - 马维尔亚洲私人有限公司
- 2018-04-09 - 2023-07-21 - G11C16/06
- 本发明涉及高性能存储器中的循环内位线恢复。本公开涉及一种结构，其包括至少一个位线恢复器件，该位线恢复器件被配置为在读取操作与写入操作之间的循环内时间期间将位线预充电至特定电压，并且被配置为在读取操作与写入操作期间被关断。
- 一种数据处理方法、装置及系统-202180076377.3
- 王金伟;陈林峰;金加靖 - 华为技术有限公司
- 2021-01-30 - 2023-07-18 - G11C16/06
- 一种数据处理方法、装置及系统，用以优化QLC闪存阵列的颗粒排布方式。其中方法包括：存储控制器检测QLC闪存阵列的历史数据的热度，根据该热度及QLC闪存阵列的剩余空间，自适应地调整QLC闪存阵列中配置为QLC模式的存储单元与配置为单层式存储单元SLC模式的存储单元的空间分配，配置为SLC模式的存储单元用于存储热数据，配置为QLC模式的存储单元用于存储冷数据。该方案能在不超过QLC闪存阵列的剩余空间的情况下使空间分配更加匹配当前的业务场景，以优化QLC闪存阵列中的颗粒排布方式，提高QLC闪存阵列对不同业务场景的通用性，保障业务处理效果和QLC闪存阵列的存储性能。
- 一种存储电路与电子设备-202320691367.7
- 俞春兰;仲宏 - 宁波三星医疗电气股份有限公司
- 2023-03-30 - 2023-07-18 - G11C16/06
- 本申请提供了一种存储电路与电子设备，涉及存储电路技术领域。该存储电路包括单片机、电压转换模块以及信号转换模块，单片机分别与电源、电压转换模块以及信号转换模块电连接，电压转换模块与信号转换模块还分别用于连接拓展芯片，电压转换模块还与电源电连接；其中，电压转换模块用于在单片机的驱动下，将电源电压转换为拓展芯片的需求电压；信号转换模块用于将单片机和/或拓展芯片的信号进行电平转换，以实现单片机与拓展芯片的通信。本申请提供的存储电路与电子设备实外挂FLASH芯片更加方便，成本更低的优点。
- 半导体存储装置及存储器控制器-201910786004.X
- 白川政信 - 铠侠股份有限公司
- 2014-09-05 - 2023-07-07 - G11C16/06
- 本发明提供一种可提高动作性能的半导体存储装置及存储器控制器。实施方式的半导体存储装置(100)包括：多个串单元SU，其是积层多个存储单元而成并且是NAND串的集合；区块BLK，其包含多个串单元SU，成为数据的抹除单位；以及寄存器(122)，其针对每个串单元SU保持抹除特性信息。寄存器(122)可将抹除特性信息输出至存储器控制器(200)。
- 半导体存储装置-201810847559.6
- 加藤光司;志贺仁 - 铠侠股份有限公司
- 2018-07-27 - 2023-07-07 - G11C16/06
- 实施方式提供一种能够缩短对存储单元的访问时间的半导体存储装置。一实施方式的半导体存储装置的第1、第2、第4晶体管包含共通连接于第1节点的第1端。第1及第2晶体管分别包含被供给相互相等的第1及第2电压的第2端。第4晶体管包含被输入与具有互不相同的极性的第3晶体管的栅极相同的信号的栅极，且可将第1及第2节点之间连接。第5晶体管包含连接于读出节点的第1端、及连接于具有与第2节点相互反转的逻辑电平的第3节点的栅极。锁存电路根据是否被置位而将第1晶体管切换为接通状态或断开状态。控制部在使第2、及第4晶体管分别为断开状态及接通状态的动作时，根据读出节点的逻辑电平来判定锁存电路是否被置位。
- 固态硬盘适配双倍速率同步动态随机存储器方法及组件-202310426241.1
- 赵昌磊;尹作刚;李瀚卿 - 苏州浪潮智能科技有限公司
- 2023-04-20 - 2023-07-04 - G11C16/06
- 本申请公开了固态硬盘适配双倍速率同步动态随机存储器方法及组件，涉及固态硬盘存储技术领域，包括：当接收上电请求时，加载预设固件并从预设闪存芯片中读取待训练双倍速率同步动态随机存储器的类型信息；基于类型信息从预设固件中确定对应的表征动态随机存储器参数的预定义结构体；利用预定义结构体训练待训练双倍速率同步动态随机存储器，获取相应的训练结果，以便基于训练结果确定待训练双倍速率同步动态随机存储器的信号为稳定信号，完成待训练双倍速率同步动态随机存储器的适配过程。通过本方案使预设固件能够适配多种固态硬盘，减少研发的维护成本，不用每次发布版本，不同版本的固件都要同时发布，提高研发人员利用率效率。
- 检测漏电流的设备和存储器设备-201711393302.X
- 徐圣鋎 - 三星电子株式会社
- 2017-12-21 - 2023-06-27 - G11C16/06
- 本申请涉及一种用于检测漏电流的设备和存储器设备。存储器设备包括用于多个存储单元的控制器和电源电路。电源电路检测在电源电路中产生的至少一个时钟信号的频率，并基于所述频率来产生比较数据。控制器基于比较数据检测电源电路中的漏电流。
- 一种应用于人工智能训练加速的或非型闪存阵列结构-202310394330.2
- 陈星宇;申陶然;薛晓勇;杨建国 - 之江实验室;申陶然
- 2023-04-13 - 2023-06-23 - G11C16/06
- 本申请实施例提供一种应用于人工智能训练加速的或非型闪存阵列结构，属于低功耗计算领域。方法包括：正向读取为传统方案，即固定SL为高压，通过BL所加电压来选中存储单元，对应于正向传播计算过程；反向读改变存储单元两端所加电压，固定BL为高压，通过SL所加电压来选中存储单元，对应于反向传播计算过程。在完全不改变和增加阵列单元结构的前提下，不会带来额外的驱动电路。本申请可以降低或非型闪存双向读操作的电路代价。
- 一种基于AM3715 CPU主芯片配套的电路-202222469112.4
- 张晓京 - 深圳市销邦科技股份有限公司
- 2022-09-16 - 2023-06-23 - G11C16/06
- 本实用新型公开了一种基于AM3715CPU主芯片配套的电路，涉及电路技术领域；包括AM3715芯片电路、DDR芯片电路、NAND FLASH芯片电路和电源电路；所述DDR芯片电路与AM3715芯片电路连接，用于匹配总线带宽、内存容量和时钟频率同步；所述NAND FLASH芯片电路与AM3715芯片电路连接，用于进行数据交互、系统软件执行和数据静态存储；所述电源电路与DDR芯片电路、NAND FLASH芯片电路，用于供电。本实用新型的有益效果是：能够在AM3715CPU方案系统中缺乏配套的MCP物料的情况下，重新设计配套的NAND Flash Memory元件与DDR SDRAM物料替换MCP方案，该方案可延长WINCE系列产品的生命周期，在WINCE的存量市场继续产生效益。
- 具有安全启动更新及自动恢复的存储器装置-202211465627.5
- 刘湛 - 美光科技公司
- 2022-11-22 - 2023-06-20 - G11C16/06
- 本公开涉及一种具有安全启动更新及自动恢复的存储器装置。实例实施例涉及管理启动代码映像的改进。在实施例中，公开一种装置，所述装置包括：存储器装置，所述存储器装置包含存储阵列，所述存储阵列包括第一分区及第二分区，其中所述第一分区包括可写入分区且所述第二分区包括写入保护分区；及处理器，所述处理器经配置以：从所述第二分区加载黄金启动映像；在加载所述黄金启动映像之后显示启动提示；接收更新启动映像，所述更新启动映像包含签名；从所述第二分区读取公钥；使用所述公钥验证所述签名；及用所述更新启动映像替换存储在所述第一分区中的当前启动映像。
- 高压释放电路、存储器和电子设备-202310256001.1
- 黄金煌;马继荣 - 北京紫光青藤微系统有限公司
- 2023-03-08 - 2023-06-09 - G11C16/06
- 本申请涉及存储器技术领域，公开一种高压释放电路，包括放控制电路、偏置电流电路、第一释放电路和第二释放电路。其中，控制电路用于接收存储器的电荷泵输出的正高压，根据正高压输出控制信号。偏置电流电路用于根据控制信号为第一释放电路提供偏置电流。第一释放电路用于根据控制信号按照预设电流释放正高压的电压值到第一预设数值。第二释放电路用于在正高压的电压值到第一预设数值的情况下，释放正高压的电压值到第二预设数值。这样，正高压在释放到第一预设数值的过程中，正高压的电压下降呈线性变化。从而能够提高存储器的可靠性。本申请还公开一种存储器和电子设备。
- 半导体存储装置及其写入方法-202211547200.X
- 青木一 - 华邦电子股份有限公司
- 2022-12-05 - 2023-06-09 - G11C16/06
- 本发明公开了一种半导体存储装置及其写入方法，所述半导体存储装置包含存储单元阵列、写入驱动器以及读取偏压电路、控制电路与感测放大器。控制电路输出基于写入数据而产生的验证感测负载控制信号。在写入驱动器以及读取偏压电路施加写入脉冲与互补写入脉冲后，感测放大器接收验证感测负载控制信号，且检测选择的一对存储单元的真存储单元连接的第1数据线流通的电流以及互补存储单元连接的第2数据线流通的电流之间的电流差。其中控制电路经由验证感测负载控制信号控制对第1数据线及第2数据线的至少一个提供追加电流，使得所检测的电流差至少为所需裕度。
- 一种高速采集器的故障复现系统-202110528064.9
- 唐力;李巍;刘新辉;何振民;祖庆银;张磊 - 中国船舶科学研究中心
- 2021-05-14 - 2023-06-09 - G11C16/06
- 本发明公开了一种高速采集器的故障复现系统，涉及数据采集技术领域，该系统利用故障复现装置通过调整提供给高速采集器的信号来模拟不同的故障获取到相应的模拟输出曲线，通过将所有典型故障类型对应的模拟输出曲线与待复现故障曲线进行特征对比可以确定实际故障类型；利用实际运动状态下采集到的输出信标信号和待复现故障曲线还原得到真实信号曲线后结合实际故障类型，即可在静态仿真状态下在高速采集器上复现出故障，从而实现对偶发性故障的复现、便于后续进行故障归零，弥补了行业上的这一技术缺口。
- 一种机载大容量数据高速存储单元-202222518280.8
- 刘开元;陈鸿;李进杰;郑修鹏;张娜 - 中国人民解放军海军航空大学青岛校区
- 2022-09-22 - 2023-06-02 - G11C16/06
- 本实用新型涉及数据存储技术领域，具体为一种机载大容量数据高速存储单元，包括：FPGA，FPGA含1块EEPROM，作为程序存储器；FLASH存储芯片，FLASH存储芯片采用NAND接口；引入模块化思想，将8片FLASH存储芯片当做一个存储模块，任何存储操作都是面向这样的存储模块来进行，在存储数据时，串行的数据就可以变为8个bit一组的并行数据同时存入8个FLASH存储芯片中，即1个储存模块中；有益效果为：本实用提出的存储单元能够实现高速存储的关键设计在于引入模块化思想，将8片FLASH存储芯片当做一个存储模块，任何存储操作都是面向这样的存储模块来进行，通过这样的设计，在存储数据时，串行的数据就可以变为8个bit一组的并行数据同时存入8个FLASH存储芯片中。
- 电子设备及其制造方法-201810875099.8
- 金东勋 - 爱思开海力士有限公司
- 2018-08-03 - 2023-05-26 - G11C16/06
- 本文可以提供的是一种包括半导体存储器的电子设备及其制造方法。半导体存储器可以包括：在第一方向上延伸的第一列线和子列线；在第二方向上延伸的第一行线；第一存储区，其包括连接在第一列线和第一行线之间的第一存储单元；第一接触插塞，其耦接至子列线并设置在在第一方向上的第一存储区之间；第二接触插塞，其耦接至第一行线并设置在在第二方向上的第一存储区之间；以及第一连接结构，其将第一列线部分地耦接至所述子列线，使得：在第一行线上的从选中的第一存储单元到对应的第二接触插塞的电流路径越长，从所述选中的第一存储单元到对应的第一接触插塞的电流路径就越短。
- 存储器时分控制装置-202111332480.8
- 姜易豪 - 瑞昱半导体股份有限公司
- 2021-11-11 - 2023-05-12 - G11C16/06
- 本发明提供一种存储器时分控制装置，能够时分控制一内容可寻址存储器的一内容可寻址存储器单元阵列，以降低峰值电流，从而减少电子迁移/电压变动的问题。该存储器时分控制装置包括一时分控制器与一外围电路。在一搜索和比较操作中，时分控制器依据一系统时钟在一第一时间点输出一第一组控制信号，以及在一第二时间点输出一第二组控制信号，该第二时间点晚于该第一时间点。外围电路包括一第一组电路与一第二组电路。该第一组电路用来依据该第一组控制信号，与该内容可寻址存储器单元阵列的一第一组内容可寻址存储器单元协同运作。该第二组电路用来依据该第二组控制信号，与该内容可寻址存储器单元阵列的一第二组内容可寻址存储器单元协同运作。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
