“阿密特·伯曼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]存储器装置及访问其数据的方法和存储器系统-CN202211252667.1在审
发明人：阿里尔·道布恰克;阿夫纳·多尔;亚龙·沙尼;塔尔·费罗斯福;约阿夫·舍列舍夫斯基;阿密特·伯曼 -专利权人：三星电子株式会社
申请日： 2022-10-13 - 公布日： 2023-10-10 - 主分类号： G06F11/10 文献下载
摘要：公开了存储器装置及访问其数据的方法和存储器系统。纠正存储在存储器装置中的数据的方法包括：将迭代解码器应用于数据；确定第一数据中的解码器尝试纠正的行的总数；估计所述总数之中在所述尝试之后继续具有错误的第一可见错误行；估计所述总数之中在所述尝试之后不再具有错误的残余错误行；通过根据置换对所述残余错误行的索引进行置换来确定解码器的第二数据中继续具有错误的第二可见错误行；从第二可见错误行确定第一数据中是否存在零个或更多个第一隐藏错误行，其中，每个隐藏错误行具有错误并且是有效的汉明码字；以及使用第一可见错误行和确定数量的第一隐藏错误行来纠正第一数据。
存储器装置访问数据方法系统

[发明专利]存储系统、控制其的方法和用于对信息位进行编码的装置-CN202310282584.5在审
发明人：里奥·基索斯;亚龙·沙尼;阿密特·伯曼;阿里尔·道布恰克 -专利权人：三星电子株式会社
申请日： 2023-03-21 - 公布日： 2023-09-26 - 主分类号： G11C29/42 文献下载
摘要：提供存储系统、控制其的方法和用于对信息位进行编码的装置。用于对信息位进行编码以供存储的系统、装置和方法，包括：对信息位和平衡位进行编码，以获得第一布置的第一位块；置换第一位块，以获得第二布置的第二位块；对第二位块进行编码，以获得第二布置的第三位块；置换第三位块的第一部分，以获得第一布置的第四位块，并且对第四位块进行编码，以获得第一布置的第五位块；置换第三位块的第二部分，并且基于第五位块和第三位块的置换的第二部分来调整平衡位；基于调整的平衡位来调整第一布置，并且基于调整的第一布置来获得码字；并且将码字发送到存储装置。
存储系统控制方法用于信息进行编码装置

[发明专利]动态调整编程目标电压的装置和方法-CN202310252566.2在审
发明人： 阿密特·伯曼;加里·狐狸;叶夫根尼·布莱克曼 -专利权人：三星电子株式会社
申请日： 2023-03-15 - 公布日： 2023-09-19 - 主分类号： G11C16/06 文献下载
摘要：提供了一种存储设备。该存储设备包括：非易失性存储器；以及至少一个处理器，该至少一个处理器被配置为：获得要存储在非易失性存储器的多个存储器单元中的目标存储器单元中的输入符号；获得多个存储器单元的单元特征；基于输入符号和多个存储器单元的单元特征来确定目标存储器单元的目标电压；并且向目标存储器单元提供该目标电压。
动态调整编程目标电压装置方法

[发明专利]存储系统和控制存储系统的方法-CN202310201014.9在审
发明人：迪克拉·夏皮罗;阿密特·伯曼;阿里尔·道布恰克 -专利权人：三星电子株式会社
申请日： 2023-03-02 - 公布日： 2023-09-12 - 主分类号： H03M13/15 文献下载
摘要：公开了存储系统和控制存储系统的方法。用于对通用级联码(GCC)码字进行解码的装置包括：缓冲器；以及至少一个处理器，被配置为：获得GCC码字；基于多个帧计算多个内部校验子；基于所述多个帧来计算多个增量校验子组；基于所述多个增量校验子组确定多个外部校验子；将所述多个内部校验子和所述多个外部校验子存储在缓冲器中；基于存储在缓冲器中的所述多个内部校验子对所述多个帧执行内部解码；基于内部解码的结果更新存储在缓冲器中的至少一个外部校验子；基于更新的至少一个外部校验子对所述多个帧执行外部解码；以及基于内部解码的结果和外部解码的结果，获得与GCC码字对应的解码信息位。
存储系统控制方法

[发明专利]存储系统和控制其的方法以及存储装置和控制其的方法-CN202211393512.X在审
发明人： 阿密特·伯曼 -专利权人：三星电子株式会社
申请日： 2022-11-08 - 公布日： 2023-06-16 - 主分类号： G06F13/16 文献下载
摘要：公开存储系统和控制其的方法以及存储装置和控制其的方法。所述存储系统包括：存储装置，被配置为：存储多个编码值，其中所述多个编码值中的每个值具有预定值长度并在预定范围内，并且其中预定范围不是2的幂；和至少一个处理器，被配置为：将所述多个编码值分组成码字；获得多个位数据块；其中所述多个位数据块中的每个位数据块表示所述多个编码值中的对应编码值，并且其中每个位数据块的长度选自基于预定范围确定的一个或多个预定位数据块长度；从多个可变长度前缀选择可变长度前缀，其中可变长度前缀指示所述多个位数据块的位数据块长度；获得包括可变长度前缀和所述多个位数据块的压缩的码字，和基于压缩的码字对所述多个编码值进行解码。
存储系统控制方法以及存储装置

[发明专利]用于系统擦除编码的硬件架构和方法-CN202111528351.6在审
发明人：亚龙·沙尼;阿里尔·道布恰克;阿密特·伯曼 -专利权人：三星电子株式会社
申请日： 2021-12-14 - 公布日： 2022-12-20 - 主分类号： H03M13/37 文献下载
摘要：提供一种用于系统擦除编码的硬件架构和方法。所述用于系统擦除编码的硬件架构包括：第一矩阵构造器电路，接收码字C的奇偶校验检查矩阵H和码字C的擦除部分，并且输出H的位于码C的擦除坐标上的列的矩阵H1；第二矩阵构造器电路，接收矩阵H和码字C的擦除部分，并输出H的位于码C的未擦除坐标上的列的矩阵H2；神经网络，计算作为矩阵H1的近似逆的矩阵J1。矩阵J1用于确定奇偶校验矩阵H中的新擦除和新擦除坐标。矩阵H1和H2被更新，并且更新后的H1作为反馈被提供给第一矩阵构造器电路。计算器电路从矩阵J1、矩阵H2和码字C的非擦除部分恢复乘积码字C的擦除坐标。
用于系统擦除编码硬件架构方法

[发明专利]用于闪存错误码纠正的方法和设备-CN202111576357.0在审
发明人： 阿密特·伯曼;阿里尔·道布恰克 -专利权人：三星电子株式会社
申请日： 2021-12-22 - 公布日： 2022-09-20 - 主分类号： G11C29/42 文献下载
摘要：本公开的实施例提供了用于闪存错误码纠正的方法和设备。本公开的实施例提供了一种控制器分级解码架构。例如，多个解码器层级可随着具有局部性的码的层级(例如，层级的较大码长度可由来自较低层级的局部码组成)的使用而被实施。分级纠错码(ECC)解码包括多个层级，诸如第一层级、第二层级和根据需要的附加层级。第一层级可包括低复杂度ECC引擎，每个低复杂度ECC引擎连接到NAND通道以计算低码长度的局部码。第二层级可包括较高复杂度ECC引擎，较高复杂度ECC引擎可共享若干NAND通道以使用相对较大的码长度来纠正纰误数据(例如，并且第二层级的较高复杂度ECC引擎可使用更复杂的解码算法来执行解码操作)。较大的码长度可由来自先前层级的局部码组成。
用于闪存错误纠正方法设备

[发明专利]闪存去噪的方法、存储器控制器和数据处理系统-CN202210223534.5在审
发明人： 阿密特·伯曼;叶夫根尼·布莱克曼;罗恩·戈兰;谢尔盖·钱德尔 -专利权人：三星电子株式会社
申请日： 2022-03-09 - 公布日： 2022-09-20 - 主分类号： G11C16/04 文献下载
摘要：公开了闪存去噪的方法、存储器控制器和数据处理系统。本公开的系统和方法可用于改进用于NAND单元读取信息的均衡模块架构。例如，本公开的实施例可使用多浅层阈值专家机器学习模型(MTM)均衡器来提供NAND单元读取信息的去噪。MTM均衡器可包括多浅层机器学习模型，其中，每个机器学习模型被训练为专门解决与给定NAND单元读取操作的两个可能的读取信息值之间的弱决策范围对应的分类任务(例如，二值分类任务)。因此，在推断期间，具有在弱决策范围内的读取值的每个读取样本经过与特定的弱决策范围相关联(例如，针对特定的弱决策范围被训练的)的对应的浅层机器学习模型(例如，对应的阈值专家)。
闪存方法存储器控制器数据处理系统

[发明专利]存储器系统以及用于编程和读取数据的计算机实现的方法-CN202210206044.4在审
发明人： 阿密特·伯曼 -专利权人：三星电子株式会社
申请日： 2022-02-28 - 公布日： 2022-09-02 - 主分类号： G11C16/08 文献下载
摘要：提供了存储器系统以及用于编程和读取数据的计算机实现的方法。所述存储器系统包括存储器装置和存储器控制器。存储器装置包括多个存储器单元。存储器控制器被配置为：针对存储器单元的多个电平使用单元电平分配来管理存储器装置，确定与存储器装置的将要被访问的原始数据相关联的所述多个电平中的每个电平的单元计数，从单元计数预测错误率，并且基于错误率选择性地调整单元电平分配。
存储器系统以及用于编程读取数据计算机实现方法

[发明专利]从存储器装置读取数据的方法和纠错装置-CN202110748067.3在审
发明人：阿夫纳·多尔;阿密特·伯曼;阿里尔·道布恰克;伊莱克·阿尔莫格·谢菲;亚龙·沙尼 -专利权人：三星电子株式会社
申请日： 2021-07-02 - 公布日： 2022-01-18 - 主分类号： G06F11/10 文献下载
摘要：公开了一种从存储器装置读取数据的方法和纠错装置。所述方法包括：从存储器装置读取码字；对所述码字执行纠错以生成纠正的码字；以及输出包括在纠正的码字中的数据，其中，执行纠错的步骤包括：通过使用多个表来执行预定运算。
存储器装置读取数据方法纠错

[发明专利]存储器系统和用于控制存储器系统的方法-CN202110198733.0在审
发明人： 阿密特·伯曼;叶夫根尼·布莱克曼;罗恩·戈兰;谢尔盖·钱德尔 -专利权人：三星电子株式会社
申请日： 2021-02-22 - 公布日： 2022-01-11 - 主分类号： G06F11/10 文献下载
摘要：提供了存储器系统和用于控制存储器系统的方法。所述存储器系统包括存储器装置和包括处理器的存储器控制器。存储器控制器被配置为：响应于来自主机的读取命令而从存储器单元读取输出，并将读取的输出转换成第一码字。存储器控制器对第一码字执行第一纠错码(ECC)操作。处理器还被配置为：对于存储器单元之中的每个被选存储器单元，将读取的输出中的对应输出和至少一个相关特征作为输入特征应用于机器学习算法以生成第二码字，并且存储器控制器被配置为：当第一ECC操作失败时，对第二码字执行第二ECC操作。
存储器系统用于控制方法

[发明专利]存储器装置和操作存储器装置的方法-CN202110148967.4在审
发明人： 阿密特·伯曼;叶夫根尼·布莱克曼 -专利权人：三星电子株式会社
申请日： 2021-02-03 - 公布日： 2021-12-07 - 主分类号： G11C16/04 文献下载
摘要：公开了存储器装置和操作存储器装置的方法。所述方法包括：使用基于多个嵌入参数的神经网络将一组信息比特编程到一个或多个存储器单元中；使用包括与所述多个嵌入参数一起训练的多个网络参数的神经网络，基于所述一个或多个存储器单元的电压电平来确定一组预测的信息比特；以及基于所述组预测的信息比特从存储器装置读取信息比特。
存储器装置操作方法

[发明专利]解码的方法、训练神经网络的方法和存储器装置-CN202011407771.4在审
发明人： 阿密特·伯曼;叶夫根尼·布莱克曼;罗恩·戈兰 -专利权人：三星电子株式会社
申请日： 2020-12-03 - 公布日： 2021-12-07 - 主分类号： G06N3/04 文献下载
摘要：公开了解码的方法、训练神经网络的方法和存储器装置。描述在存储器装置中利用神经网络来使用纠错码的方法、设备、非暂时性计算机可读介质和系统。所述方法、设备、非暂时性计算机可读介质和系统的实施例可从物理信道接收信号，其中，所述信号基于表示使用纠错编码方案编码的信息比特的调制的符号；使用特征提取器从所述信号提取特征，特征提取器使用从物理信道收集的概率数据来训练；以及利用神经网络解码器将提取的特征作为输入来对所述信息比特进行解码。
解码方法训练神经网络存储器装置

[发明专利]处理数据的方法和设备-CN202110209394.1在审
发明人：阿夫纳·多尔;阿密特·伯曼;阿里尔·道布恰克 -专利权人：三星电子株式会社
申请日： 2021-02-24 - 公布日： 2021-12-03 - 主分类号： G06F11/10 文献下载
摘要：描述了处理数据的方法和设备。所述系统和方法可包括：识别有限域的第一元素；生成用于对第一元素进行乘法运算的多个查找表；将第一元素与有限域的多个额外元素相乘，其中，针对额外元素中的每个的乘法运算使用来自查找表中的每个中的元素来执行；和基于所述乘法运算根据ECC方案对信息进行编码。
处理数据方法设备

[发明专利]存储器装置和存储器编程的方法-CN202110525034.2在审
发明人： 阿密特·伯曼 -专利权人：三星电子株式会社
申请日： 2021-05-14 - 公布日： 2021-11-30 - 主分类号： G11C16/10 文献下载
摘要：提供了一种存储器装置和存储器编程的方法，所述存储器编程的方法包括：接收包括第一多个数据位的第一写入数据单元；通过至少一个脉冲将第一多个数据位编程到第一多个存储器单元；确定通过所述至少一个脉冲成功编程的单元的数量是否小于阈值；和如果通过所述至少一个脉冲成功编程的单元的数量小于阈值，则对未成功编程的数据位的第一向量进行压缩，接收第二写入数据单元，基于第二写入数据单元对第一向量进行联结，并且将联结的向量编程到第二多个存储器单元。
存储器装置编程方法

1
2
下一页»
尾页
共 20 条