[发明专利]构建FPGA原型验证平台的方法、装置、设备和介质有效
| 申请号： | 202110642566.4 | 申请日： | 2021-06-09 |
| 公开（公告）号： | CN113095016B | 公开（公告）日： | 2021-09-17 |
| 发明（设计）人： | 王奕 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F30/347 | 分类号： | G06F30/347;G06F30/343;G06F30/398;G06F111/06 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 史翠 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例公开了一种构建FPGA原型验证平台的方法、装置、设备和介质，基于设定的约束条件，将用于构建FPGA原型验证平台的代码转化为门级网表。基于满足时序收敛时各参数的取值范围设定预设参数要求，若门级网表的运行结果不满足预设参数要求，则按照设定的参数优化规则，对门级网表进行物理优化。物理优化过程可以看作对门级网表中各元件的布局进行优化的过程，对满足预设参数要求的门级网表或对物理优化后的门级网表中各元件进行布线，得到FPGA原型验证平台。通过对门级网表进行物理优化，保证了门级网表中各元件布局的合理性，使得FPGA原型验证平台具有较高的准确性，提高了FPGA原型验证平台的时序收敛。 | ||
| 搜索关键词： | 构建 fpga 原型 验证 平台 方法 装置 设备 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110642566.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种影视灯
- 下一篇：一种可适配左右臂的上肢外骨骼装置及其转换方法
- 同类专利
- EDA软件可重构功能自动化方法及电子设备-202310997871.4
- 夏燕;徐维涛;蔡刚;魏育成 - 中科亿海微电子科技（苏州）有限公司
- 2023-08-09 - 2023-10-27 - G06F30/347
- 本发明提供EDA软件可重构功能自动化方法及电子设备，包括：在电路库中筛查符合可重构功能的电路作为目标电路，获取所述目标电路中的verilog文件，作为父run的文件；修改所述父run的文件中的逻辑，生成新的verilog文件，作为子run的文件；获取并存储所述目标电路中所有的有效信息，包括电路的路径、所述父run的文件的名称和所述子run的文件的名称；执行所述父run和所述子run。可以快速的对可重构功能进行校验，及时暴露出bug，提高软件的测试效率，且大幅提高测试的覆盖率有利于优化软件的可靠性。
- 一种基于硬件的逻辑映射方法、装置、设备及存储介质-202311139513.6
- 请求不公布姓名 - 苏州异格技术有限公司
- 2023-09-05 - 2023-10-20 - G06F30/347
- 本发明涉及集成电路技术领域，公开了一种基于硬件的逻辑映射方法、装置、设备及存储介质，方法包括：获取集成电路的硬件结构及硬件结构对应的门级网表；将硬件结构抽象为对应的基本数据类型，生成组合判断条件；对门级网表中的每个节点进行划分，获得每个节点对应的多个划分结果；分别获取每个划分结果的评价属性后，将每个节点中预设数目的符合合并条件的划分结果合并为对应节点的划分结果集合；将门级网表中符合组合判断条件的划分结果集合映射为一个多输出查找表电路。本发明通过在划分阶段找到对应多输出LUT的划分，将门级网表直接映射为多输出LUT，在整体的划分上更贴合网表的实际布局情况，提高整体性能，更利于后期的布局布线工作。
- 一种基于硬件的逻辑映射方法、装置、设备及存储介质-202311135569.4
- 请求不公布姓名 - 苏州异格技术有限公司
- 2023-09-05 - 2023-10-17 - G06F30/347
- 本发明涉及集成电路技术领域，公开了一种基于硬件的逻辑映射方法、装置、设备及存储介质，方法包括：获取集成电路的硬件结构及硬件结构对应的门级网表；将硬件结构抽象为对应的基本数据类型，生成组合判断条件；对门级网表进行基本逻辑映射，获得多个单输出查找表电路；获取每个单输出查找表电路的时间特征后，将符合组合判断条件、且具有相同时间特征的单输出查找表电路映射到一个多输出查找表电路中。本发明通过对LUT硬件结构进行分步抽象，将门级网表映射为单输出LUT后组合为多输出LUT，极大程度上减少了硬件上的LUT使用量，提高了整体性能，降低硬件资源消耗的同时减少后端布局布线的压力。
- 一种基于解析式技术的FPGA布局方法-202310768580.8
- 田春生;陈雷;王硕;周婧;张瑶伟;王卓立;周冲;庞永江;马筱婧;杜忠;张璐;席培培 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-06-27 - 2023-09-22 - G06F30/347
- 一种基于解析式技术的FPGA布局方法，首先对综合后的网表文件进行解析，完成对网表文件中所包含的逻辑单元的提取。将逻辑单元的布局问题建模为半周线长的二次优化问题进行求解，得到逻辑单元的初始位置坐标。在此基础上，通过建立源割以及目标割间的映射关系，完成对逻辑单元位置合法化的操作，得到逻辑单元最终的布局位置，最终将布局结果按照特定的格式输出到布局结果文件中。本发明利用解析式方法完成对FPGA逻辑单元的自动布局，能够大幅度提升布局方法的运行效率。
- 一种高容量多2.5D FPGA引脚优化方法-202310752964.0
- 暴宇;马飞;李俊华;李君豪 - 北京汤谷软件技术有限公司
- 2023-06-25 - 2023-09-19 - G06F30/347
- 本申请涉及计算机技术领域，涉及一种高容量多2.5D FPGA引脚优化方法：步骤1：获取2.5D FPGA之间的连接关系和约束条件，包括2.5D FPGA包含的SLR、引脚连接线路及引脚连接线路数量，得到初始带约束条件连接网络；步骤2：计算任意两个2.5D FPGA的SLR之间的最小代价连线；步骤3：获取布线网络及其相应需要的SLR数量，将不同布线网络依距离从大到小排序；步骤4：将布线网络按照排序在约束条件下依次匹配最小代价连线；步骤5：布线网络全部连接，结束；存在布线网络无法连接，且达到一条或多条引脚连接线路容量上限，则将已满引脚连接线路设置为不可连接，重置带约束条件的连接网络，返回步骤2。在线长相似时，使用相同运行时间完成了约束条件下的布线计算，减少了延迟。
- 一种FPGA芯片-202310769390.8
- 杨堃 - 京微齐力（北京）科技股份有限公司
- 2023-06-27 - 2023-09-12 - G06F30/347
- 一种FPGA芯片。所述FPGA芯片包括绕线资源、逻辑资源以及IP模块，其特征在于，所述FPGA芯片还包括第一连接模块组，所述第一连接模块组包括多个连接模块；所述第一连接模块组中的各连接模块分别位于不同的绕线资源和IP模块之间，且各连接模块分别与其相邻的绕线资源以及其相邻的IP模块电连接；除所述第一连接模块组中的第一个连接模块以及最后一个连接模块之外的各连接模块分别与其两侧相邻的连接模块电连接；各连接模块分别用于从与其电连接的绕线资源、IP模块以及下级连接模块接收数据，以及向与其电连接的绕线资源、IP模块以及上级连接模块发送数据。
- 布线拥塞预测方法、装置及计算机设备-202310841002.2
- 请求不公布姓名 - 苏州异格技术有限公司
- 2023-07-10 - 2023-09-12 - G06F30/347
- 本申请是关于涉及布线拥塞预测技术领域，具体涉及布线拥塞预测方法、装置及计算机设备，该方法包括获取历史布局图像的网表数据、布局方案数据及布线拥塞数据，并分别进行图像特征编码；根据图像特征编码结果，生成历史布局图像图像转换后的目标布局图像及目标拥塞图像；将目标布局图像及目标拥塞图像输入至待训练的布线拥塞预测模型，并对布线拥塞预测模型进行训练，以获取训练后的布线拥塞预测模型；获取待预测布局图像，并通过训练后的布线拥塞预测模型对待预测布局图像进行布线拥塞预测，以获取待预测布局图像的布线拥塞预测结果。上述方案解决了现有的布线拥塞预测存在布线流程繁琐，拥塞预测效率低、精确性差的问题。
- 一种集成电路的Memory集成方法-202310753584.9
- 秦思林 - 成都电科星拓科技有限公司
- 2023-06-25 - 2023-09-12 - G06F30/347
- 本发明提供了一种集成电路的Memory集成方法，包括：建立通用用户需求表与实例化Memory通用接口；对通用用户需求表中用户需求进行分解，确定总面积最小的物理Memory；通过功能分工对Memory进行层次化封装。本发明能够针对工艺、供应商不同的Memory工具，结合项目的具体Memory需求，屏蔽底层实现，建立通用Memory的顶层，在项目中方便明了调用通用顶层，提高项目的Memory集成效率，满足项目在前期验证、后期综合的使用，提升集成电路项目的研发管理水平。本发明可以应用在所有芯片开发项目中。
- 基于模块与数据流的FPGA布局方法及装置-202310581194.8
- 曲志明;刘洋;杨沛宇 - 中科亿海微电子科技（苏州）有限公司
- 2023-05-23 - 2023-09-12 - G06F30/347
- 本发明提供了一种基于模块与数据流的FPGA布局方法及装置，属于FPGA布局领域，通过发现逻辑单元名称具有层次化后，将逻辑单元按照名称进行模块化后，通过数据流的连接关系，确定出模块之间的连接权重，然后使用模拟退火算法对模块的位置进行布局，在确定出模块的位置以后，再对模块内部进行布局，模块内部的逻辑单元也是按照数据流向来布局。使用本发明的方法进行布局后，再通过微调使布局更加合理。使用本发明的方法可以实现运行速度平均下降20%，时序性能上升10%的优良效果。
- 一种基于FPGA的互联资源自动化测试方法-202310661109.9
- 解维坤;傅僈喃;宋国栋;林晓会;陈苏婷;季伟伟;陈龙;陈宇轩 - 中国电子科技集团公司第五十八研究所
- 2023-06-06 - 2023-09-01 - G06F30/347
- 本发明公开一种基于FPGA的互联资源自动化测试方法，属于FPGA测试领域。创建流网络G，设定流网络的源点s和终点t；利用改进的广度优先算法从流网络中搜索出一条源点s到终点t的最长路径，并将该最长路径包含的点和边移出流网络；利用Ford‑fulkerson思想更新残余网络的流量值，重复寻找残余网络中的最长路径，直到不存在从源点s到终点t的可行路径为止；利用XDL语言将配置路径写进FPGAeditor进行仿真验证。本发明对FPGA互联资源进行自动化的建模与路径搜索，在故障覆盖率方面，对FPGA中互联资源的故障覆盖率不低于现存互联资源自动化测试方法覆盖率；在测试效率方面，在保证覆盖率的同时降低了配置次数，有效地减少了人力和配置时间从而降低测试成本。
- 基于电化学模型的FPGA的软件仿真方法、装置和电子设备-202310636941.3
- 冯洲武;魏琼;严晓;赵恩海;宋佩;周国鹏;赵健;蔡宗霖;吴运凯;马妍 - 上海玫克生储能科技有限公司
- 2023-05-31 - 2023-08-29 - G06F30/347
- 本申请提供了一种基于电化学模型的FPGA的软件仿真方法、装置和电子设备，其中，该方法包括：运行硬件描述语言，得到FPGA硬件仿真环境；获取电化学模型的软件代码和硬件代码，运行电化学模型的软件代码，得到电化学模型的多个软件结果变量，并在FPGA硬件仿真环境中运行电化学模型的硬件代码，得到电化学模型的多个硬件结果变量；对多个软件结果变量和多个硬件结果变量进行处理，确定出硬件结果变量中的敏感变量，并将确定出的敏感变量存储在仿真文件库中。通过本申请实施例提供的基于电化学模型的FPGA的软件仿真方法、装置和电子设备，缩短电化学模型的硬件计算设备的开发时间，提高开发效率。
- 一种完全可编程阀门阵列生物芯片的控制逻辑布线方法-202310566324.0
- 黄兴;刘耿耿;蔡华洋;刘辉 - 西北工业大学
- 2023-05-19 - 2023-08-29 - G06F30/347
- 本发明公开了一种完全可编程阀门阵列生物芯片的控制逻辑布线方法，用于实现FPVA控制逻辑的通道布线自动化。该方法以最小化同步阀门之间的时延偏差和最小化控制通道总线长为优化目标，针对逻辑架构实现考虑线长匹配的控制通道布线，该方法以竞争深度双Q网络作为DRL的智能体来实现控制逻辑中通道的自适应布线，并于控制通道的线长匹配需求来设计框架中状态空间、动作空间、奖励函数等关键部分，从而最小化生物芯片中同步阀门的时延偏差以及控制通道总线长。
- FPGA的布局方法、装置及计算机可读存储介质-202310629774.X
- 靳子路 - 上海安路信息科技股份有限公司
- 2023-05-30 - 2023-08-25 - G06F30/347
- 本发明提供了一种FPGA的布局方法、装置及计算机可读存储介质，FPGA的布局方法，包括：若干处理器分别选择一个FPGA逻辑单元进行移动，然后分别判断所选FPGA逻辑单元的移动是否达到接受条件，若所选FPGA逻辑单元的移动达到接受条件，则将所选FPGA逻辑单元的移动信息存入接受队列，判断所述接受队列中FPGA逻辑单元的移动信息之间是否发生冲突，若没有发生冲突，相应处理器将相应FPGA逻辑单元的移动信息移出所述接受队列并接受移动，更新数据结构，同步给其他处理器，若发生冲突，则选取任意一个处理器作为管理员重新执行接受队列中FPGA逻辑单元的移动，不需要针对处理器类型、处理器的数量和FPGA的型号进行调整，具有很高的灵活性。
- 一种自动定制eFPGA器件的方法与装置-202310294895.3
- 刘洋;邵林林 - 中科亿海微电子科技（苏州）有限公司
- 2023-03-24 - 2023-08-11 - G06F30/347
- 本发明提供一种自动定制eFPGA器件的方法，包括：获取用户评估电路的信息、预期参数值和定制配置信息；基于所述预期参数值和所述定制配置信息，分别计算得到eFPGA器件中每种类型逻辑块的资源总量，基于所述逻辑块的资源总量、所述定制配置信息和所述用户评估电路的信息，确定所述eFPGA器件的规模、排布信息；计算所述eFPGA器件的实际物理尺寸。本发明通过自动获取关键参数，自主运算和排布提升了eFPGA器件定制的自动化程度，通过实际参数与逻辑参数配合提高了eFPAG器件规模定制的精度，通过预期参数和规模参数的配合使得eFPGA器件的排布更高效。本发明还提供了一种自动定制eFPGA器件的装置。
- 多FPGA系统间的自动布线方法、仿真方法-202310666261.6
- 周立兵;张鸣;孙亚强 - 深圳国微晶锐技术有限公司
- 2023-06-06 - 2023-08-04 - G06F30/347
- 本发明公开了一种多FPGA系统间的自动布线方法、仿真方法。其中多FPGA系统间的自动布线方法，包括：获取电路设计分割后的信号信息以及硬件信息，所述硬件信息包括可用的FPGA、FPGA之间的物理连线以及类型，各分时复用通道在不同分时复用比率下的真实延时；基于硬件信息构建待布线的布线图，使得每一个FPGA为布线图中的一个点，FPGA之间的每一条物理连线为布线图中的一条边；根据信号信息依次对每个信号进行布线；并且布线时以真实延时作为各条边的代价，采用最短路径算法进行布线时，寻找最小的代价的路径作为各信号的最短路径。本发明可以有效降低系统延时，提高系统运行频率。
- 一种通过松弛实例优化时序的FPGA布局方法-202310437019.1
- 姜姗;王新晨;虞健;董志丹;惠锋 - 无锡中微亿芯有限公司
- 2023-04-21 - 2023-08-01 - G06F30/347
- 本申请公开了一种通过松弛实例优化时序的FPGA布局方法，涉及FPGA技术领域，该方法通过解析逻辑网表并读取逻辑网表的布局约束条件，以确定两个端点实例各自的布局约束条件满足本申请针对的情况，且在已有的布局约束条件下时间裕量不满足时序要求的待处理时序路径，然后对待处理时序路径进行预处理，将待处理时序路径中的部分或全部的中间实例归属为松弛实例以先解除布局约束条件，从而使得后续的布局算法能够根据时序要求来调整这些实例的位置，使得待处理时序路径能够通过后续的布局算法修正满足时序要求，从而满足设计要求，提高设计效率并优化设计得到的FPGA的性能。
- 寻径算法的优化方法、基于多FPGA系统的布线方法-202310777316.0
- 介浩宇;周立兵;孙亚强 - 深圳国微晶锐技术有限公司
- 2023-06-29 - 2023-08-01 - G06F30/347
- 本发明公开了一种寻径算法的优化方法、基于多FPGA系统的布线方法。其中寻径算法的优化方法，包括：构建布线边的代价函数，所述代价函数的影响因子包括布线边对应的时序边的重要性，以及布线边对应的分时复用通道所能给予的最小的分时复用比率；在寻径算法中采用代价函数计算对应时序边的布线边权值时，先求解最小的分时复用比率，再得到对应时序边的布线边的权值，以使得采用寻径算法进行布线方案优化的同时，实现对布线边对应的FPGA连线的分时复用比率的优化。本发明可同时对布线方案和分时复用比率进行优化。
- 一种基于芯片多热点梯度变化的信息表示方法-202310420222.8
- 黄乐天;许怡楠;姜书艳 - 电子科技大学
- 2023-04-19 - 2023-07-28 - G06F30/347
- 本发明公开了一种基于芯片多热点梯度变化的信息表示方法，包括以下步骤：S1，将FPGA芯片按物理位置进行区域分块，并对每个分块的区域按阈值进行分级编码；S2，根据分块区域的编码，在该物理分块区域内布置电路结构，使能分块区域在工作时与其他区域产生温度差，得到FPGA芯片的热点分布；S3，对FPGA芯片的热点分布进行计算得到梯度信息，根据热点梯度变化的编码方案，使得FPGA芯片的“热点”梯度能够按照顺序进行变化，从而根据得到的梯度变化来解码表征自定义信息。通过上述设计，本发明的方法能够搭载更多的信息，热点梯度变化可以自定义更加复杂的编码，表达的信息更加自由，且破解难度更大，更具安全性。因此，适宜推广应用。
- 一种基于芯片多热点梯度的信息表示方法-202310420223.2
- 黄乐天;许怡楠;姜书艳 - 电子科技大学
- 2023-04-19 - 2023-07-28 - G06F30/347
- 本发明公开了一种基于芯片多热点梯度的信息表示方法，包括以下步骤：S1，将FPGA芯片按物理位置进行区域分块，并进行分级编码；S2，在分块区域内布置电路结构，使能每个区域在工作时与其他区域产生温度差；S3，对FPGA芯片的温度分布进行检测，并对热点分布进行分析；S4，获取热点梯度的大小和方向；S5，通过自定义的编码得到该热点梯度对应的表示信息，完成信息的提取。本发明的多热点梯度的信息表示方法根据目标梯度分布将相应强度的电路结构布局到对应区域，使得目标区域能够产生相应强度的热量，从而通过形成的热分布图实现多热点梯度的信息表示。相比基于多热点分布进行信息表示，能够搭载更多的信息，且编码信息相对更加复杂，更具安全性。
- 一种FPGA配置存储器的版图设计方法-202310459833.3
- 孙作金;王海力 - 京微齐力（北京）科技股份有限公司
- 2023-04-25 - 2023-07-25 - G06F30/347
- 本发明实施例公开了一种FPGA配置存储器的版图设计方法。所述方法包括，确定配置存储器中多个存储单元之间的布线方式；将多个存储单元设置为M行×N列分布在所述版图上；由控制电路对配置存储器进行控制，控制电路和配置存储器中多个存储单元之间通过VSSD和VC线、CFG和CFGB线、BL和BLB以及WL进行连接；将控制电路和多个存储单元之间连接的M条WL分布在第一金属层；其中，M条WL和M行所述多个存储单元横向连接；将控制电路和多个存储单元之间的N对BL、BLB分布在第二金属层；其中，N对BL、BLB和N列多个存储单元纵向连接。在本发明实施例中，极大程度提高了配置存储器的写入效率，节省FPGA配置存储器的配置时间。
- 一种基于FPGA的IO布局方法-202310473100.5
- 靳松;刘桂林;王海力 - 京微齐力（北京）科技股份有限公司
- 2023-04-27 - 2023-07-25 - G06F30/347
- 本发明提供一种基于FPGA的IO布局方法，该方法包括：采用硬件描述语言建立FPGA布局架构，所述FPGA布局架构中包括至少一个IO模块和至少一个其他逻辑资源模块；获取其他逻辑资源模块的绕线资源，所述绕线资源包括第一绕线资源和第二绕线资源；获取所述IO模块中用于与其他逻辑资源模块进行连接的多个端口的端口信息；所述多个端口中的任意一个端口通过第二绕线资源完成绕线。本发明能够充分利用FPGA中的绕线资源，使得FPGA中的IO布局更加合理，提高FPGA面积利用率，降低总体延迟，满足FPGA芯片布局以后的更优性能。
- 一种节点路由路径优化方法及装置-202310551444.3
- 万鹭;张吉锋;邵中尉 - 上海思尔芯技术股份有限公司
- 2023-05-16 - 2023-07-07 - G06F30/347
- 本申请提供一种节点路由路径优化方法及装置，涉及集成电路及计算机辅助设计技术领域。所述节点路由路径优化方法，包括：对FPGA布线数据进行预处理，更新所有连线的权重以及FPGA互联的权重表；以分割最小分割尺寸为分割目标进行初始分割，获得分割结果；根据所述分割结果再次更新FPGA互联的权重表，优化布线路径，较大程度优化了分割结果，大幅提升了系统性能。
- 一种多个FPGA的设计分割方法-202011043967.X
- 李伟;张吉峰 - 上海思尔芯技术股份有限公司
- 2020-09-28 - 2023-07-04 - G06F30/347
- 本发明的一种多个FPGA的设计分割方法，涉及芯片逻辑设计技术领域。该方法包括：S1、逻辑电路建模为超图：配置分组互联大小资源和切割分组平衡因子；S2、超图粗化：将连接紧密顶点聚合在一起，构造子图；S3、初始分割：将聚类后的子图，根据分区大小和切割分组平衡因子，用贪心算法规则遍历无连接关系的聚类(cluster)，分配到不同分区；S4、优化调整：根据FM算法计算可移动顶点收益，进行调整，优化切割大小。本发明可以实现对多FPGA原型系统分割过程中满足FPGA之间互联约束规则下，得到一个最优的分割结果。
- 一种FPGA开发方法及FPGA程序设计架构-202310240222.X
- 请求不公布姓名 - 上海科梁信息科技股份有限公司
- 2023-03-13 - 2023-06-27 - G06F30/347
- 本发明公开了一种FPGA开发方法及FPGA程序设计架构。本发明中根据业务类型将FPGA程序设计划分为通用业务和扩展业务；采用硬件描述语言在EDA软件中设计通用业务功能，并得到硬件封装文件；在图形化设计工具中设计扩展业务，并生成图形化设计的IP或网表；将图形化设计的IP或网表导入包含硬件封装文件的EDA软件工程中，并进行综合，布局布线，以及生成比特流文件。采用硬件描述语言在EDA软件中设计通用业务功能，并在图形化设计工具中设计所述扩展业务，降低FPGA程序设计的难度，同时还有利于产品的二次开发。
- 使用可编程逻辑器件的多个电压域的功率分配-202211464703.0
- 马赫什·K·库马什卡尔;安克雷迪·纳拉马尔普;穆迪·阿尔塔夫·侯赛因;阿图尔·马赫什瓦里;李越;马赫什·A·艾耶 - 英特尔公司
- 2022-11-22 - 2023-06-27 - G06F30/347
- 本公开涉及使用可编程逻辑器件的多个电压域的功率分配。一种集成电路器件，其包括可编程逻辑电路，所述可编程逻辑电路包括各自被配置为在不同电压电平下操作的多个区域。这些区域可以由电平移位器分隔开，电平移位器使得能够在不同电压电平区域之间进行通信。集成电路还可以包括为用户寄存器传输级设计执行电压感知布局和布线的软件，并且可以根据为区域限定的电压将逻辑引导到区域。
- 高性能低功耗FPGA-202310275343.8
- 刘云搏;耿林;丛伟林;王皓炜 - 成都华微电子科技股份有限公司
- 2023-03-20 - 2023-06-23 - G06F30/347
- 高性能低功耗FPGA，涉及集成电路技术，本发明包括至少两个基本功能模块，基本功能模块中，按照N个方向，每个方向设置有至少一个逻辑资源的输入端，且每个逻辑资源的输入端仅设置于一个方向，N为大于3的自然数；每个逻辑资源都一一对应于一个方向选择器，逻辑资源的资源输出端连接到对应的方向选择器的方向输入端；所述方向选择器具有一个方向输入端和M个方向输出端，M＝N‑1，M个方向输出端一一对应设置于除该方向选择器的源方向以外的M方向，所述源方向为与该方向选择器连接的逻辑资源的输入端所在的方向。本发明最大程度上降低了FPGA中互联资源的逻辑、延迟、功耗以及面积，尤其是深亚微米工艺下的布线延迟。
- 一种生成码流文件的方法、装置、计算机存储介质及终端-202310282176.X
- 魏山菊;王兴刚;闵祥伟;李海波;王铜铜;范召;宋国民 - 山东高云半导体科技有限公司
- 2023-03-17 - 2023-06-16 - G06F30/347
- 本文公开一种生成码流文件的方法、装置、计算机存储介质及终端，包括：对现场可编程门阵列(FPGA)中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。本发明实施例根据时序要求的数值分析模块的时序权重值，以模块为处理单元，依据各模块时序权重值确定FPGA中包含的模块的先后顺序，基于确定的先后顺序对各个模块分别进行逻辑综合、布局和布线处理；提高了逻辑资源分配的合理性，保证了关键的时序模块对逻辑资源使用的优先级，提高了芯片的设计质量和设计效率。
- FPGA硬宏单元的初始位置布局方法和装置-202310149438.5
- 刘榜;葛坤峰 - 上海安路信息科技股份有限公司
- 2023-02-21 - 2023-06-13 - G06F30/347
- 本发明公开了FPGA硬宏单元的初始位置布局方法和装置。该方法包括：针对FPGA电路中的所有目标逻辑器件，建立时序超图；其中，目标逻辑器件包括硬宏单元、寄存器、输入输出单元；基于时序超图，将存在至少一条信号传输路径的两个硬宏单元作为一个硬宏单元组合，得到若干个硬宏单元组合，并获取各个硬宏单元组合的时序亲密度；根据各个硬宏单元组合的时序亲密度和各个硬宏单元的当前物理位置，采用模拟退火算法得到各个硬宏单元的最优物理位置，以将各个硬宏单元的最优物理位置对应作为各个硬宏单元的初始位置。本发明能够基于时序超图合理布局硬宏单元的初始位置，有利于优化FPGA布局布线效果。
- 一种可重构硬件任务动态布局方法-202010731007.6
- 程胜;赵新鹏;蔡铭;邱化强;崔小磊 - 北京神舟航天软件技术有限公司
- 2020-07-27 - 2023-06-13 - G06F30/347
- 本发明公开的可重构硬件任务动态布局方法，涉及计算机技术领域，通过将新到达的硬件任务放置在己布局硬件任务的顶点处，通过对可重构芯片内部计算单元进行编码，可以迅速判断新任务是否可放置在该顶点。顶点除了包括硬件任务的顶点外，还包括硬件任务外延到x、y轴的顶点，如果硬件任务无法放置，可以通过旋转该硬件任务再进行判断，提高了可重构芯片空间的利用率，有效地减少了布局开销，提高了布局速度。
- 一种基于FPGA的单相光伏并网逆变器的半实物仿真方法-202310221502.6
- 刘青;侯琪;赖渲瑜;侯卓延;路若萱;艾凤明 - 河北工业大学
- 2023-03-08 - 2023-06-02 - G06F30/347
- 本发明公开一种基于FPGA的单相光伏并网逆变器的半实物仿真方法，该方法首先根据被仿真对象的物理电路模型，求解其数学方程，然后利用NI LabVIEW软件图形化的编程语言建立并网逆变器主电路仿真模型；然后将仿真模型下载到FPGA开发板中，利用FPGA的时钟模块和逻辑资源还原实际并网逆变器运行过程，实现对并网逆变器的实时调节及性能分析。该方法开放灵活，简单易行，相较于商业半实物仿真平台，相同的性能情况下，成本大幅度降低。
- 专利分类
