[发明专利]一种双极型场效应晶体管及其制备方法在审
| 申请号： | 202110293406.3 | 申请日： | 2021-03-18 |
| 公开（公告）号： | CN113066762A | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 蔡文必;何湘阳;魏鸿基;郭佳衢 | 申请（专利权）人： | 厦门市三安集成电路有限公司 |
| 主分类号： | H01L21/8248 | 分类号： | H01L21/8248;H01L27/07 |
| 代理公司： | 北京超成律师事务所 11646 | 代理人： | 王文宾 |
| 地址： | 361100 福建省厦门*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种双极型场效应晶体管及其制备方法，涉及半导体器件技术领域，方法包括：通过发射极接触光罩形成发射极金属、源极金属和漏极金属；通过凹槽蚀刻光罩以在源极金属和漏极金属之间露出肖特基层；通过发射极台阶层光罩以在发射极金属两侧露出发射极层；通过基极接触光罩以分别形成基极金属和栅极金属。通过EC光罩同步制作发射极金属、源极金属和漏极金属，通过BC光罩在制作HBT中的基极金属时，同步制作FET中的栅极金属，如此，可以避免额外使用单独的光罩制作FET中的栅极金属，有效的简化了工艺步骤，提高了制作效率，同时，降低了制造成本。 | ||
| 搜索关键词： | 一种 双极型 场效应 晶体管 及其 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门市三安集成电路有限公司，未经厦门市三安集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110293406.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种双极型场效应晶体管及其制备方法-202110293406.3
- 蔡文必;何湘阳;魏鸿基;郭佳衢 - 厦门市三安集成电路有限公司
- 2021-03-18 - 2021-07-02 - H01L21/8248
- 本发明提供一种双极型场效应晶体管及其制备方法，涉及半导体器件技术领域，方法包括：通过发射极接触光罩形成发射极金属、源极金属和漏极金属；通过凹槽蚀刻光罩以在源极金属和漏极金属之间露出肖特基层；通过发射极台阶层光罩以在发射极金属两侧露出发射极层；通过基极接触光罩以分别形成基极金属和栅极金属。通过EC光罩同步制作发射极金属、源极金属和漏极金属，通过BC光罩在制作HBT中的基极金属时，同步制作FET中的栅极金属，如此，可以避免额外使用单独的光罩制作FET中的栅极金属，有效的简化了工艺步骤，提高了制作效率，同时，降低了制造成本。
- 一种BCD工艺中寄生型NPN三极管的制作方法-201610321875.0
- 杜蕾 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2016-05-16 - 2020-03-06 - H01L21/8248
- 本发明提供了一种BCD工艺中寄生型NPN三极管的制作方法，该制作方法包括：在BCD板上制作P型衬底以及位于P型衬底内的深N阱区；在深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域，其中，第一P阱区域为寄生型N PN三极管的P阱区域，第二P阱区域为BCD板上其他器件的P阱区域；在第一P阱区域的表面形成多个相距一预设间隔的遮盖区域，其中，相邻的遮盖区域之间的区域为未遮盖区域，第二P阱区域表面均为未遮盖区域；通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入。本发明在不改变BCD工艺上其他相关器件参数的同时，提升了NPN三极管的电性参数β值。
- 整合场效晶体管与异质接面双极晶体管的结构-201680089971.5
- 吴展兴 - 吴展兴
- 2016-10-18 - 2019-06-21 - H01L21/8248
- 本发明涉及一种用于整合场效晶体管与异质接面双极晶体管的结构，包含基板；第一磊晶结构位于该基板的上方，第一磊晶结构具有异质接面双极晶体管(HBT)的一部分；第二磊晶结构位于第一磊晶结构的上方，第二磊晶结构具有场效晶体管(FET)的一部分。
- 一种双极与P沟自对准JFET管兼容工艺-201210425955.2
- 丁继洪;吕东锋;陈计学;李苏苏;简崇玺 - 华东光电集成器件研究所
- 2012-10-31 - 2013-02-06 - H01L21/8248
- 本发明涉及一种双极与P沟自对准JFET管兼容工艺，通过其中栅区预氧化、沟道区注硼、栅区注磷、以及退火工艺，实现一种用于双极与栅自对准P沟JEFT兼容的集成放大器制造方法。克服了现有的非自对准栅形成的栅源/漏交叠寄生电容大，源端电阻和漂移区长度都偏大，器件取决于沟道区及漂移区的图形尺寸与掺杂浓度等缺陷。本发明的栅自对准结构的P沟JEFT管工艺具有如下优点：（1）实现了栅区与源/漏区自对准，减小了栅源/漏交叠寄生电容及源端电阻和漏端的漂移区长度。（2）栅自对准结构P沟JEFT管输出动态电阻大、跨导与夹断电压一致性好，失调与漏电流小。
- BCD集成工艺-200810207836.3
- 永福;龚大卫;陈雪萌;吕宇强 - 上海先进半导体制造股份有限公司
- 2008-12-25 - 2010-06-30 - H01L21/8248
- 本发明揭示了一种BCD集成工艺，在局部氧化隔离步骤之后增加沟槽光刻步骤；对于BCD集成工艺中的DMOS器件，该沟槽光刻步骤利用局部氧化隔离步骤中形成的氧化物和氮化物作为阻挡层，在形成的沟槽中生长栅极氧化层，并淀积多晶硅填充沟槽；对于BCD集成工艺中的双极型器件，在该沟槽光刻步骤形成的沟槽中填充钨形成双极型器件的集电区。本发明的BCD集成工艺可以成倍的提高DMOS和双极型晶体管的性能，最大程度的发挥BCD工艺的优点，而且附加的工艺步骤也较少。
- 与BCD集成工艺兼容的沟槽DMOS制造工艺-200810207834.4
- 永福;龚大卫;陈雪萌;吕宇强 - 上海先进半导体制造股份有限公司
- 2008-12-25 - 2010-06-30 - H01L21/8248
- 本发明揭示了一种与BCD集成工艺兼容的沟槽DMOS制造工艺，在局部氧化隔离步骤之后增加沟槽光刻步骤，该沟槽光刻步骤利用局部氧化隔离步骤中形成的氧化物和氮化物作为阻挡层；在形成的沟槽中生长栅极氧化层；淀积多晶硅填充沟槽；之后继续进行BCD集成工艺中的其余步骤。本发明的集成在BCD工艺中的沟槽DMOS制造工艺可以成倍降低DMOS器件的导通电阻，而且附加的工艺步骤也较少。
- 与BCD集成制造工艺兼容的垂直双极型器件制造工艺-200810207835.9
- 永福;龚大卫;陈雪萌;吕宇强 - 上海先进半导体制造股份有限公司
- 2008-12-25 - 2010-06-30 - H01L21/8248
- 本发明揭示了一种与BCD集成制造工艺兼容的垂直双极型器件制造工艺，制造垂直双极型器件的集电区时，首先进行沟槽光刻步骤，之后在形成的沟槽中填充钨形成垂直双极型器件的集电区。该制造工艺能够成倍降低高耐压双极型晶体管的集电区串联电阻并缩小其面积，同时附加的工艺步骤也较少。
- 与BiCMOS兼容的JFET器件及其制造方法-200580035042.8
- 普拉巴特·阿加瓦尔;扬·W·斯洛特布曼;韦伯·D·范诺尔特 - 皇家飞利浦电子股份有限公司
- 2005-10-13 - 2007-09-19 - H01L21/8248
- 公开了一种包括源极和漏极区(17、18)的与BiCMOS兼容的JFET器件，以与用于形成发射极外扩散或垂直双极型器件相同的方式形成所述源极和漏极，其中，形成双极型器件中的发射极帽的半导体层形成了JFET器件的沟道(16)，以及形成双极型器件的本征基极区的材料层(即，基极epi－叠层)形成了JFET器件的本征栅极区(14)。结果，可以在标准BiCMOS工艺中实现JFET器件的集成，而无需任何附加掩模或其他处理步骤。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
