[发明专利]一种双极型场效应晶体管及其制备方法在审

专利信息
申请号: 202110293406.3 申请日: 2021-03-18
公开(公告)号: CN113066762A 公开(公告)日: 2021-07-02
发明(设计)人: 蔡文必;何湘阳;魏鸿基;郭佳衢 申请(专利权)人: 厦门市三安集成电路有限公司
主分类号: H01L21/8248 分类号: H01L21/8248;H01L27/07
代理公司: 北京超成律师事务所 11646 代理人: 王文宾
地址: 361100 福建省厦门*** 国省代码: 福建;35
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 双极型 场效应 晶体管 及其 制备 方法
【权利要求书】:

1.一种双极型场效应晶体管制备方法,其特征在于,所述方法包括:

在衬底上通过外延生长依次形成集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层,其中,所述集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层均位于所述衬底的第一区域和第二区域;

通过发射极接触光罩制作位于所述第一区域的发射极图形窗口、位于所述第二区域的源极图形窗口和漏极图形窗口,并在所述发射极图形窗口、所述源极图形窗口和所述漏极图形窗口蒸镀第一金属以分别形成发射极金属、源极金属和漏极金属;

通过凹槽蚀刻光罩制作位于所述第二区域的凹槽蚀刻图形窗口,并依次刻蚀与所述凹槽蚀刻图形窗口对应的所述接触层和所述缓冲层以在所述源极金属和所述漏极金属之间露出所述肖特基层;

通过发射极台阶层光罩制作位于所述第一区域的发射极台阶层图形窗口,并依次刻蚀与所述发射极台阶层图形窗口对应的所述接触层、所述缓冲层、所述肖特基层和所述过渡层以在所述发射极金属两侧露出所述发射极层;

通过化学气相沉积在所述第一区域和所述第二区域形成钝化层;

通过基极接触光罩制作位于所述第一区域的基极图形窗口、位于所述第二区域的栅极图形窗口,刻蚀与所述基极图形窗口和所述栅极图形窗口对应的所述钝化层并在所述基极图形窗口和所述栅极图形窗口蒸镀第二金属以分别形成基极金属和栅极金属。

2.如权利要求1所述的双极型场效应晶体管制备方法,其特征在于,所述发射极金属与所述第一区域的接触层形成欧姆接触,所述源极金属和漏极金属与所述第二区域的接触层形成欧姆接触。

3.如权利要求1所述的双极型场效应晶体管制备方法,其特征在于,所述在通过基极接触光罩制作位于所述第一区域的基极图形窗口、位于所述第二区域的栅极图形窗口,刻蚀与所述基极图形窗口和所述栅极图形窗口对应的所述钝化层并在所述基极图形窗口和所述栅极图形窗口蒸镀第二金属以分别形成基极金属和栅极金属之后,所述方法还包括:

通过回火使得所述栅极金属穿透所述肖特基层并与所述过渡层形成肖特基接触、所述基极金属穿透所述发射极层并与所述基极层形成欧姆接触。

4.如权利要求1所述的双极型场效应晶体管制备方法,其特征在于,所述第二金属包括依次形成的铂层、钛层、铂层、金层和钛层。

5.如权利要求1所述的双极型场效应晶体管制备方法,其特征在于,所述钝化层为氮化硅层。

6.如权利要求1所述的双极型场效应晶体管制备方法,其特征在于,所述肖特基层为磷化铟镓层。

7.如权利要求1所述的双极型场效应晶体管制备方法,其特征在于,刻蚀与所述基极图形窗口和所述栅极图形窗口对应的所述钝化层中的刻蚀为干法刻蚀。

8.一种双极型场效应晶体管,其特征在于,采用如权利要求1至7任一项所述的双极型场效应晶体管制备方法制备。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门市三安集成电路有限公司,未经厦门市三安集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110293406.3/1.html,转载请声明来源钻瓜专利网。

同类专利
  • 一种双极型场效应晶体管及其制备方法-202110293406.3
  • 蔡文必;何湘阳;魏鸿基;郭佳衢 - 厦门市三安集成电路有限公司
  • 2021-03-18 - 2021-07-02 - H01L21/8248
  • 本发明提供一种双极型场效应晶体管及其制备方法,涉及半导体器件技术领域,方法包括:通过发射极接触光罩形成发射极金属、源极金属和漏极金属;通过凹槽蚀刻光罩以在源极金属和漏极金属之间露出肖特基层;通过发射极台阶层光罩以在发射极金属两侧露出发射极层;通过基极接触光罩以分别形成基极金属和栅极金属。通过EC光罩同步制作发射极金属、源极金属和漏极金属,通过BC光罩在制作HBT中的基极金属时,同步制作FET中的栅极金属,如此,可以避免额外使用单独的光罩制作FET中的栅极金属,有效的简化了工艺步骤,提高了制作效率,同时,降低了制造成本。
  • 一种BCD工艺中寄生型NPN三极管的制作方法-201610321875.0
  • 杜蕾 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2016-05-16 - 2020-03-06 - H01L21/8248
  • 本发明提供了一种BCD工艺中寄生型NPN三极管的制作方法,该制作方法包括:在BCD板上制作P型衬底以及位于P型衬底内的深N阱区;在深N阱区内进行P阱光刻,形成第一P阱区域和第二P阱区域,其中,第一P阱区域为寄生型N PN三极管的P阱区域,第二P阱区域为BCD板上其他器件的P阱区域;在第一P阱区域的表面形成多个相距一预设间隔的遮盖区域,其中,相邻的遮盖区域之间的区域为未遮盖区域,第二P阱区域表面均为未遮盖区域;通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入。本发明在不改变BCD工艺上其他相关器件参数的同时,提升了NPN三极管的电性参数β值。
  • 一种双极与P沟自对准JFET管兼容工艺-201210425955.2
  • 丁继洪;吕东锋;陈计学;李苏苏;简崇玺 - 华东光电集成器件研究所
  • 2012-10-31 - 2013-02-06 - H01L21/8248
  • 本发明涉及一种双极与P沟自对准JFET管兼容工艺,通过其中栅区预氧化、沟道区注硼、栅区注磷、以及退火工艺,实现一种用于双极与栅自对准P沟JEFT兼容的集成放大器制造方法。克服了现有的非自对准栅形成的栅源/漏交叠寄生电容大,源端电阻和漂移区长度都偏大,器件取决于沟道区及漂移区的图形尺寸与掺杂浓度等缺陷。本发明的栅自对准结构的P沟JEFT管工艺具有如下优点:(1)实现了栅区与源/漏区自对准,减小了栅源/漏交叠寄生电容及源端电阻和漏端的漂移区长度。(2)栅自对准结构P沟JEFT管输出动态电阻大、跨导与夹断电压一致性好,失调与漏电流小。
  • BCD集成工艺-200810207836.3
  • 永福;龚大卫;陈雪萌;吕宇强 - 上海先进半导体制造股份有限公司
  • 2008-12-25 - 2010-06-30 - H01L21/8248
  • 本发明揭示了一种BCD集成工艺,在局部氧化隔离步骤之后增加沟槽光刻步骤;对于BCD集成工艺中的DMOS器件,该沟槽光刻步骤利用局部氧化隔离步骤中形成的氧化物和氮化物作为阻挡层,在形成的沟槽中生长栅极氧化层,并淀积多晶硅填充沟槽;对于BCD集成工艺中的双极型器件,在该沟槽光刻步骤形成的沟槽中填充钨形成双极型器件的集电区。本发明的BCD集成工艺可以成倍的提高DMOS和双极型晶体管的性能,最大程度的发挥BCD工艺的优点,而且附加的工艺步骤也较少。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top