[发明专利]延迟电路以及延迟方法无效
| 申请号： | 200810110168.2 | 申请日： | 2008-06-13 |
| 公开（公告）号： | CN101325410A | 公开（公告）日： | 2008-12-17 |
| 发明（设计）人： | 马昌博;刘元卿 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H03K5/14 | 分类号： | H03K5/14;G01R31/319 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 任默闻 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种延迟电路以及延迟方法，所述延迟电路包含：第一延迟模块，具有第一延迟链，且第一延迟链具有至少一延迟级；延迟量测单元，耦合于第一延迟模块，用于量测第一延迟链的第一延迟量以及第二延迟量，其中第一延迟量以及第二延迟量分别对应第一数目的延迟级以及第二数目的延迟级；以及错误判断单元，耦合于延迟量测单元，用于根据第一和第二延迟量，判断第一延迟链是否具有延迟错误。本发明的延迟电路通过检测延迟量可判断是否具有延迟错误，从而避免了现有技术的问题。而且，根据本发明的延迟电路也可作为普通延迟电路使用，更增加了本发明的实用性。 | ||
| 搜索关键词： | 延迟 电路 以及 方法 | ||
【主权项】：
1.一种延迟电路，其特征在于，所述延迟电路包括包含：第一延迟模块，具有第一延迟链，且所述第一延迟链具有至少一延迟级；延迟量测单元，耦合于所述第一延迟模块，用于量测所述第一延迟链的第一延迟量以及第二延迟量，其中所述第一延迟量以及所述第二延迟量分别对应第一数目的延迟级以及第二数目的延迟级；以及错误判断单元，耦合于所述延迟量测单元，用于根据所述第一延迟量和所述第二延迟量判断所述第一延迟链是否具有延迟错误。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810110168.2/，转载请声明来源钻瓜专利网。
- 上一篇：刮舌板
- 下一篇：一种立式拉床的主溜板安装结构
- 同类专利
- 基于FPGA的高分辨率时间间隔产生系统-201310242403.2
- 王海;梁肖;李耀辉;朱琼;雷一昇;陆淦 - 西安电子科技大学
- 2013-06-18 - 2013-10-16 - H03K5/14
- 本发明提出了一种基于FPGA的高分辨率时间间隔产生系统，主要解决时间间隔信号产生分辨率低的问题。其包括上位机（4）和FPGA处理单元，FPGA处理单元中设有两个频控延迟链模块（1和2）、参考时钟产生模块（3）、数据处理模块（5）、输入脉冲信号产生模块（6）和间隔信号产生模块（7）。参考时钟产生模块产生两个参考时钟分别给两个频控延迟链模块，数据处理模块根据上位机输入的时间间隔大小分别设置两个频控延迟链模块，输入脉冲信号产生模块产生输入脉冲信号同时输入给两个频控延迟链模块，两个频控延迟链模块输出两路延迟输出脉冲信号给间隔信号产生模块产生时间间隔信号。本发明具有分辨率高和稳定性好的优点，用于时频测量。
- 一种脉冲延迟电路及扫描方法-201310181156.X
- 范吉伟;刘亮;李增红;王娜 - 中国电子科技集团公司第四十一研究所
- 2013-05-16 - 2013-08-14 - H03K5/14
- 本发明的脉冲延迟电路及扫描方法，利用FPGA来控制触发脉冲与输出脉冲之间的延时，使脉冲延时呈现动态的变化，解决了现有的脉冲信号发生器无法对运动目标雷达回波信号模拟的问题。
- 延迟电路、延迟控制装置、存储器控制装置以及信息终端设备-201180050532.0
- 村上大辅 - 松下电器产业株式会社
- 2011-10-20 - 2013-06-19 - H03K5/14
- 本发明所涉及的延迟电路(131)通过使输入信号延迟来生成延迟信号(153)，该延迟电路(131)具备被串联连接的第一延迟部(133)和第二延迟部(132)，第一延迟部(133)具有第一信号传递路径，按照第一延迟控制值(151)，通过对第一信号传递路径中的传递输入信号的信号传递路径进行切换，从而变更使输入信号延迟的第一延迟量，第二延迟部(132)具有第二信号传递路径，不切换传递输入信号的第二信号传递路径，而是按照第二延迟控制值(152)，来变更使输入信号延迟的第二延迟量。
- 半导体集成电路及其驱动方法-201210083643.8
- 金龙珠;权大汉;崔海郎;张在旻 - 海力士半导体有限公司
- 2012-03-27 - 2013-04-24 - H03K5/14
- 本发明提供一种半导体集成电路，包括：延迟锁定环即DLL，所述延迟锁定环被配置为通过将源时钟信号延迟用于获得锁定的第一延迟时间而生成DLL时钟信号，其中，所述延迟锁定环的更新周期响应于锁定完成之后的更新周期控制信号而被控制；以及更新周期控制器，所述更新周期控制器被配置为响应于所述源时钟信号和由所述延迟锁定环提供的多个控制信号而基于在所述延迟锁定环的环路中所生成的第二延迟时间来生成所述更新周期控制信号。此外，本发明还涉及一种用于驱动半导体集成电路的方法。
- 非整数频率时钟脉冲产生电路及其方法-201110225393.2
- 周明忠 - 瑞鼎科技股份有限公司
- 2011-08-03 - 2012-12-05 - H03K5/14
- 本发明为一种非整数频率时钟脉冲产生电路，包含一第一数字延迟线模块、一第二数字延迟线模块、一地址产生器和一选择器，该第一数字延迟线模块设定以接收一除频频率信号，并包含多个第一延迟单元以针对该除频频率信号产生多个相位都不相等的第一延迟信号，该第二数字延迟线模块设定以接收该除频频率信号，并包含多个第二延迟单元以针对该除频频率信号产生多个相位都不相等的第二延迟信号，该地址产生器设定以选择这些第一延迟信号的其中之一作为该第一数字延迟线模块的输出信号，以及选择这些第二延迟信号的其中之一作为该第二数字延迟线模块的输出信号。
- 用于控制脉冲输出的设备和方法-201110457646.9
- 刘耀红;唐传祥;闫忻水;贾玮;高建军;刘晋升;印炜;刘西颖;史浩 - 同方威视技术股份有限公司;清华大学
- 2011-12-31 - 2012-07-04 - H03K5/14
- 本发明提供了一种脉冲调制电源，包括：在放电时串联的多个放电模块；与所述多个放电模块对应的多个触发器，其中每个触发器为对应的放电模块提供触发信号，以导通该对应的放电模块；控制逻辑模块，用于控制触发信号，以便依次延时导通所述多个放电模块；输出端，用于输出电压。
- 全频率宽度的多重相位延迟锁定回路锁定频率的方法-201010565396.6
- 王智彬;黄盈杰 - 钰创科技股份有限公司
- 2007-11-01 - 2011-05-11 - H03K5/14
- 本发明提供了一种全频率宽度操作范围的多重相位延迟锁定方法，其利用一三边际相位检测器接收参考频率讯号，处理后连接电压控制延迟线。三边际相位检测器接收延迟频率讯号的其中两个延迟频率讯号作为一较小延迟频率讯号与一较大延迟频率讯号，再根据参考频率讯号分别与较小延迟频率讯号与较大延迟频率讯号比较出领先(lead)或是落后(lag)的相位差值，最后产生与相位差值同宽度的一Up脉冲讯号或是一Dn脉冲讯号，作为调整各个延迟单位的延迟时间。锁定后可使多重相位讯号平均落在一频率周期之内，并同时可避免模糊多重锁定问题。
- 宽频带主动式延迟线电路及其相关方法-200910262167.4
- 林嘉亮;江欣哲 - 瑞昱半导体股份有限公司
- 2009-12-25 - 2010-10-13 - H03K5/14
- 本发明涉及宽频带主动式延迟线电路及其相关方法。该延迟电路，包括有：多个延迟单元以串联方式相耦接，其中，每一延迟单元包括有一回授回路以及一前馈路径来扩大该延迟电路的操作频率范围。
- 不受温度影响且具有固定延迟时间的延迟电路-200810095478.1
- 周敏忠 - 晶豪科技股份有限公司
- 2008-04-24 - 2009-10-28 - H03K5/14
- 本发明揭示一种不受温度影响且具有固定延迟时间的延迟电路，其主要由一具有一电阻元件的反相接收器、一电容器、一第一晶体管、一第二晶体管、一输出反相器以及一第三晶体管所组成。该反相接收器的输入端接收一输入信号，且其输出端与该电阻元件耦接，该电容器与该反相接收器以及该电阻元件的输出端耦接，该第一晶体管在高温时具有较低的导通电压，该第二晶体管在该第一晶体管的一端产生一轨对轨信号，该输出反相器的输入端点与该第一晶体管耦接，且其输出端输出该延迟电路的输出信号，该第三晶体管用于增强对该输出信号下拉的能力。
- 延迟单元、环形振荡器及PLL电路-200910106359.6
- 肖靖帆;李定 - 华为技术有限公司
- 2009-03-27 - 2009-10-14 - H03K5/14
- 一种用于半导体器件的延迟单元、环形振荡器，包括第一延迟分支和第二延迟分支，第一延迟分支具有用于接收差分信号的同相输入端和用于输出差分信号的同相输出端；第二延迟分支具有用于接收差分信号的反相输入端和用于输出差分信号的反相输出端，所述第一延迟分支和第二延迟分支分别至少包括一个反相器和与所述反相器电性连接的一个晶体管，所述晶体管接收控制信号，通过控制信号控制晶体管改变晶体管相连接的反相器的工作电压。使得延迟单元的负载电阻随控制电压改变，达到改变延迟单元电路的翻转延时，同时形成延迟单元对称的结构，保障了半导体器件或相关电路的相噪性能。
- 采样电路与采样方法-200710162154.0
- 陈逸琳;郭东政;黄怡智 - 瑞昱半导体股份有限公司
- 2007-12-21 - 2009-06-24 - H03K5/14
- 一种采样电路，用来采样一输入数据以得到一输出数据，该采样电路包括一延迟控制单元、一第一采样单元、一第二采样单元以及一处理单元。该延迟控制单元将一采样信号延迟一第一延迟量以产生一第一延迟信号以及延迟一第二延迟量以产生一第二延迟信号；该第一采样单元依据该第一延迟信号来采样一输入数据以得到一第一采样值，该第一采样单元用来产生该输出数据；该第二采样单元依据该第二延迟信号来采样该输入数据以得到一第二采样值；以及该处理单元根据该第一、第二采样值控制该延迟控制单元至少调整该第一延迟量以校正该第一延迟信号。
- 延时器-200810159233.0
- 汪健;吕江平;李秋利;张瑾;王丽丽;陈亚宁;谢斌 - 华东光电集成器件研究所
- 2008-11-21 - 2009-04-29 - H03K5/14
- 延时器，涉及一种集成电路元器件，包括一个由延迟单元串联构成的压控延迟线，以及一个用于控制压控延迟线电压的延迟锁相环电路。其中，压控延迟线是产生信号延迟的主要部件，通过延迟锁相环电路控制逻辑门电源电压，达到精确控制逻辑门的延时时间的目的。本发明具有体积小，延迟时间范围宽、功耗低、全温稳定性高、受电压影响小、精度高等特性，可广泛应用于通信设备、医疗电子、自动测试设备、PC外围器件等领域。
- 延迟电路以及延迟方法-200810110168.2
- 马昌博;刘元卿 - 联发科技股份有限公司
- 2008-06-13 - 2008-12-17 - H03K5/14
- 本发明提供一种延迟电路以及延迟方法，所述延迟电路包含：第一延迟模块，具有第一延迟链，且第一延迟链具有至少一延迟级；延迟量测单元，耦合于第一延迟模块，用于量测第一延迟链的第一延迟量以及第二延迟量，其中第一延迟量以及第二延迟量分别对应第一数目的延迟级以及第二数目的延迟级；以及错误判断单元，耦合于延迟量测单元，用于根据第一和第二延迟量，判断第一延迟链是否具有延迟错误。本发明的延迟电路通过检测延迟量可判断是否具有延迟错误，从而避免了现有技术的问题。而且，根据本发明的延迟电路也可作为普通延迟电路使用，更增加了本发明的实用性。
- 改进的延时电路及时间数字转换器-200810084097.3
- 斯特凡·亨茨勒;西格马尔·克佩;多米尼克·洛伦茨 - 英飞凌科技股份公司
- 2008-03-26 - 2008-10-01 - H03K5/14
- 本发明公开了一种延时电路，该延时电路包括延时线，该延时线包括第一延迟电路和下游连接的至少一个第二延迟电路。插值电路用于产生通过在延迟线中被延迟的连续信号而得到的中间信号。
- 脉冲延迟信号发生器-200720096960.8
- 谈小虎;郭文成 - 核工业理化工程研究院
- 2007-08-03 - 2008-09-10 - H03K5/14
- 本实用新型公开了一种脉冲延迟信号发生器，包括主单元和可扩展延迟单元。主单元包括单片机系统、计数时钟电路和基准脉冲发生电路；可扩展延迟单元包括可预置数字延迟电路和模拟延迟电路。主单元通过计数时钟、数据总线、片选总线、基准脉冲与可扩展延迟单元相连，基准脉冲发生电路输出的基准脉冲经由可进行大范围、低分辨率延迟的可预置数字延迟电路输出的数字延迟输出脉冲与可进行高分辨率延时的可编程延迟线芯片连接。本实用新型可以将多路输出集成在一起，提高了集成度；电路简单、成本低，同时具有高精度和高稳定度等优点。
- 调节电容性耦合并行线的传送延迟的方法-200710167109.4
- 哈洛德·B·梅铎斯 - 茂德科技股份有限公司（新加坡子公司）
- 2007-10-18 - 2008-09-03 - H03K5/14
- 本发明通过使用反相器设置在一或两个相邻互联机，使邻近并行线之间的电容性耦合更加均匀，并且获得更好的时序控制。提高在邻近的两条线交错设置反相器，则介于这两条线间的建设性和破坏性耦合项会相互抵消。通过反相器的传送延迟小于通过相应线的一半长度的传送延迟。
- 延迟级、环形振荡器、PLL电路和方法-200710181785.7
- E·塞勒 - 英飞凌科技股份公司
- 2007-10-29 - 2008-05-07 - H03K5/14
- 本发明公开了一种延迟级、环形振荡器、PLL电路和方法。一种用于半导体器件的延迟级包括至少一个延迟分支和至少一个可控开关装置，所述至少一个可控开关装置将预定义数量的所述至少一个延迟分支连接到电源电压。
- 延迟电路-200720200127.3
- 刘百宏;任泽书 - 鸿富锦精密工业（深圳）有限公司鸿海精密工业股份有限公司
- 2007-03-08 - 2008-02-20 - H03K5/14
- 一种延迟电路，其包括串联的一电容和一电阻，所述延迟电路还包括一放电电路，所述放电电路包括一高电平时截止低电平时导通的第一开关元件及一第二开关元件，所述第一开关元件及第二开关元件均设有一第一连接端、一第二连接端和一控制开关元件通断的第三连接端，所述第一开关元件的第一连接端连接所述第二开关元件的第三连接端，所述第一开关元件的第二连接端连接一稳定电源，所述第一开关元件的第三连接端连接于所述电阻的一端，所述第二开关元件第一连接端连接于所述电阻与所述电容相连的另一端，所述第二开关元件的第二连接端接地。本延迟电路的电容电量能通过所述放电电路迅速释放。
- 延迟电路-200710112229.4
- 高桥弘行 - 恩益禧电子股份有限公司
- 2007-06-26 - 2008-01-02 - H03K5/14
- 一种延迟电路包括，延迟时间设置电路，相对于输入信号设置输出信号的延迟时间，第一晶体管，被连接到该延迟时间设置电路的输入端以及被配置为将第一电压设置到延迟时间设置电路的输入端，以及第二晶体管，被连接到延迟时间设置电路的输出端以及被配置为将延迟时间设置电路的输出端复位为第二电压，和在第一电压被设置之后，清除该延迟时间设置电路的输出端的复位。
- 宽带超高精度数字脉冲相移产生器-200710090239.2
- 时启猛 - 北京华欣北仪科技发展有限责任公司
- 2007-04-16 - 2007-10-17 - H03K5/14
- 本发明涉及一种高集成度、超高精度的宽带数字脉冲相移产生器，它能够稳定的以高精度的步长精细调整参考脉冲和可变脉冲之间的相移，并能适应较大的供电电源变化和温度变化的影响。它由高集成度的可编程逻辑器件、乘法型D/A、高线性度的滤波分压电路、可精细调整相移的延迟电路、高线性度和高开环增益的运算放大器组成的伺服电路组成，可用于测量、监控和雷达系统。
- 含异步仲裁器单元的延迟线校准电路-200610136201.X
- M·路易斯 - 英飞凌科技股份公司
- 2006-10-11 - 2007-08-15 - H03K5/14
- 本发明涉及延迟线校准电路。校准电路(10)包括具有用于确定两个信号中哪一个先到达的装置的仲裁器电路(14)；各包括用于接收时钟信号的输入端的第一和第二同步单元(12、13)，并且它们中的一个具有用于在一个时钟周期之后输出时钟信号的装置；以及包括连接到仲裁器电路(14)的输出端的输入端的校准电路(15)，用于从其接收信号，该信号用于指示从延迟线(11)输入到仲裁器电路(14)的信号是超前还是滞后于从第二单元(13)输入到仲裁器电路(14)的信号，校准电路(15)还被连接到延迟线(11)，用于根据从仲裁器电路(14)接收到的信号校准延迟线。本发明提供了延迟线的改进校准。
- 延时单元和具有其的延迟线电路-200610154322.7
- 察官烨 - 三星电子株式会社
- 2006-09-20 - 2007-06-20 - H03K5/14
- 延迟线电路包括多个串联的延时单元。所述延时单元分别包括第一到第三逻辑门。所述第一逻辑门响应于选择信号而产生基于输入信号的第一信号。第二逻辑门响应于所述选择信号而产生基于输入信号的第二信号。第三逻辑门产生基于返回信号或所述第二逻辑门的输出信号的第三信号。
- 水平寄存器传输脉冲生成电路以及成像设备-200610106491.3
- 田上浩康;井上将宏;山本英基 - 索尼株式会社
- 2006-04-28 - 2006-12-20 - H03K5/14
- 一种水平寄存器传输脉冲生成器，包括：根据参考信号生成输出信号的相位调整器；以及基于输出信号、参考信号和水平消隐脉冲的水平消隐周期生成器，其中水平消隐周期生成器包括：延迟屏蔽脉冲生成器，其生成延迟屏蔽脉冲，该延迟屏蔽脉冲相对于基于输入到水平消隐周期生成器中的水平消隐脉冲而生成的屏蔽脉冲延迟预定相位；以及确定装置，其确定输出信号与参考信号之间的相位差，当输出信号与参考信号之间的相位差小于预定相位时，水平消隐周期生成器组合屏蔽脉冲和输出信号，以生成具有水平消隐周期的水平寄存器传输脉冲，而当输出信号与参考信号之间的相位差等于或大于预定相位时，水平消隐周期生成器组合延迟屏蔽脉冲和输出信号，以生成具有水平消隐周期的水平寄存器传输脉冲。
- 延迟电路和包含延迟电路的半导体器件-200610071488.2
- 赵英哲;金正烈;金成勋 - 三星电子株式会社
- 2006-03-24 - 2006-11-22 - H03K5/14
- 本发明公开了一种延迟电路和一种含有该延迟电路的半导体器件。该延迟电路包括多个串联的延迟块和驱动部分，该驱动部分适合于逻辑组合多个延迟块传送的信号，以产生延迟电路输出信号。多个延迟块中的每一个都延迟来自紧接在前一延迟块的输出信号，并在根据控制信号使能延迟操作时，将所得到的、延迟的输出信号传送给下一个延迟块。然而，在根据控制信号禁能延迟块的延迟操作时，该延迟块将紧接在前一延迟块的输出信号传送给驱动部分。
- 使用同步时间戳和可编程延迟的时间调准总线触发-200510130136.5
- 杜埃恩·C·伍德 - 安捷伦科技有限公司
- 2005-12-12 - 2006-09-13 - H03K5/14
- 本发明公开了用于触发的技术，其使用总线拓扑提供一组组件的时间调准触发。根据本发明教导的触发包括一组组件，其中每个组件用于测量从一组测试触发信号源中的每一个起测试触发信号在触发总线上的传播延迟的电路，以及用于响应于从该传播延迟导出的相应延迟设定来延迟触发信号的可编程延迟电路。
- 可变流水线电路-200510138035.2
- R·施奈德 - 因芬尼昂技术股份公司
- 2005-11-30 - 2006-09-06 - H03K5/14
- 一种可变流水线，包括：第一流水线元件，被配置来为响应时钟信号的第一沿而锁存第一信号，以提供第二信号；选择电路，被配置来选择第二信号并传递第二信号，以提供第三信号；和第二流水线元件，被配置来为响应时钟信号的第二沿而锁存第三信号，以提供第四信号。
- 用于半导体存储器装置中的延迟锁定回路及其方法-200510076927.4
- 李铉雨 - 海力士半导体有限公司
- 2005-06-09 - 2006-06-28 - H03K5/14
- 一种用于产生延迟锁定时钟信号的延迟锁定回路(DLL)包括：延迟线单元，用于根据延迟量控制信号，延迟外部时钟信号，由此产生该延迟锁定时钟信号；除法器，用于将该延迟锁定时钟信号除以基于列地址选通(CAS)等待时间而确定的预定数，由此产生相除后的信号；以及延迟线控制单元，用于基于该外部时钟信号与该相除后的信号的延迟信号的相位比较结果，产生该延迟量控制信号。
- 数字忙闲度校正器及其方法-200510089470.0
- 加里·D.·卡彭特;艾伦·J.·德雷克;法迪·H.·格巴拉;钱德勒·T.·麦克道尔;黄·C·恩果 - 国际商业机器公司
- 2005-08-15 - 2006-05-17 - H03K5/14
- 公开了一种校正数字信号的忙闲度的电路和方法。测量输入的数字信号的忙闲度，并且将其与期望的忙闲度进行比较。输入的数字信号的前沿被传递至输出端。所述电路和方法调节在输出端处的下降沿以便实现期望的忙闲度。所述下降沿响应于输入的数字信号的延迟版本的上升沿而出现。
- 时钟生成电路-200510092301.2
- 高山克彦 - 恩益禧电子股份有限公司
- 2005-08-26 - 2006-03-01 - H03K5/14
- 提供一种时钟生成电路，具有：第一延迟电路列，具有多级延迟电路，对输入的信号的延迟进行测定；和延迟再现用的第二延迟电路列，被配置成相对于上述第一延迟电路列、信号传播方向呈相反方向，并具有多级延迟电路，根据从在第一延迟电路列中检出了延迟的位置的延迟电路输出的信号，在与检出了上述延迟的位置对应的、上述第二延迟电路列的延迟电路中，将延迟电路的输出端子反馈给输入端子，构成闭环，从而构成环形振荡电路，环形振荡电路的振荡输出，从第二延迟电路列的输出端子取出。在第一延迟电路列的前级，具有根据控制信号对与输入信号相对的输出信号的相位进行可变控制的相位内插器，第一延迟电路列，测定相位内插器的输出信号的相位差。
- 专利分类
