[发明专利]支持模拟协处理器的数字架构在审
| 申请号： | 201880084392.0 | 申请日： | 2018-12-28 |
| 公开（公告）号： | CN111542826A | 公开（公告）日： | 2020-08-14 |
| 发明（设计）人： | J·古帕塔;N·阿斯雷亚斯;A·马修 | 申请（专利权）人： | 斯佩罗设备公司 |
| 主分类号： | G06G7/16 | 分类号： | G06G7/16;G06G7/19;G06F17/14;G06F17/16;G06N3/063 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王青芝;王小东 |
| 地址： | 美国马*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种协处理器被配置用于执行向量矩阵乘法(VMM)以求解诸如偏微分方程(PDE)的计算问题。可以通过使用模拟纵横阵列调用输入信号与傅里叶基函数的VMM来实现模拟离散傅里叶变换(DFT)。可以通过实现频谱PDE求解方法作为大规模离散化有限差分方法的替代，同时利用通过纵横阵列实现的固有并行性来求解线性和非线性PDE。数字控制器与纵横阵列对接，以将写操作和读操作定向到该纵横阵列。 | ||
| 搜索关键词： | 支持 模拟 处理器 数字 架构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于斯佩罗设备公司，未经斯佩罗设备公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880084392.0/，转载请声明来源钻瓜专利网。
- 上一篇：计算机装置及评价控制方法
- 下一篇：纱线卷绕机
- 同类专利
- 一种近似计算乘法器及近似计算方法-202310675309.X
- 康文正;吴新春;黄孝兵 - 强华时代（成都）科技有限公司;西南交通大学
- 2023-06-08 - 2023-09-29 - G06G7/16
- 本发明公开一种近似计算乘法器及近似计算方法，该近似计算乘法器包括部分积阵列产生模块，用于将数据编码后生成部分积阵列，并将所述部分积阵列中最后一行的修正位与上一行部分积进行重新编码；部分积阵列压缩模块，用于将所述部分积阵列压缩至压缩状态；加法器模块，用于将处于压缩状态的部分积阵列进行部分积运算形成最终的乘法输出；其中，所述部分积阵列压缩模块包括第一压缩单元，第一压缩单元将所述部分积阵列每一行部分乘积的积阵列中位数小于近似因子P的部分，进行近似压缩；通过对部分积阵列的最后一行部分乘积的积阵列中位数小于近似因子P的部分进行重新编码，有利于降低运算资源占用，以有在精度和硬件资源节省之间实现极好的折衷。
- 一种多比特全数字存内计算电路、方法及存储器-202310429672.3
- 乔树山;曹景楠;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2023-04-20 - 2023-09-15 - G06G7/16
- 本发明公开了一种多比特全数字存内计算电路、方法及存储器，涉及人工智能技术领域，存内计算电路包括移位加法模块、至少两个存储模块以及至少两个乘法电路，至少两个存储模块包括第一存储模块，至少两个乘法电路包括第一乘法电路，第一乘法电路包括：第一与门，第一与门的第一输入端用于接收待计算的二进制数字信号的单个电平信号，第一与门的第二输入端与第一存储模块的输出端连接；第一开关，第一开关的输入端与第一与门的输出端连接，第一开关的输出端与移位加法模块的第一输入端连接，移位加法模块的输出端输出乘累加结果。本申请相较于传统的模拟域的存内计算结构和冯诺依曼结构，提高了计算精度和计算速度。
- 乘法器、数据处理方法及相关设备-202310430943.7
- 魏依苒;孙燃 - 成都海光集成电路设计有限公司
- 2023-04-20 - 2023-08-29 - G06G7/16
- 本申请实施例提供一种乘法器、数据处理方法及相关设备，所述乘法器包括：乘数确定电路、乘数寄存器、被乘数寄存器、运算电路，所述乘数确定电路配置为根据输入的初始乘数和/或初始被乘数能够产生的非0部分积的数量，确定用于乘法运算的实际乘数和实际被乘数，以及根据所述实际乘数、所述实际被乘数更新所述乘数寄存器、所述被乘数寄存器；所述运算电路配置为根据所述乘数寄存器中的实际乘数以及所述被乘数寄存器中的实际被乘数，执行乘法运算。本申请实施例提供的乘法器能够提高乘法器的运算速度，降低功耗。
- 一种存内乘法计算电路及存储器-202310429317.6
- 周玉梅;黎涛;游恒;尚德龙 - 中科南京智能技术研究院
- 2023-04-19 - 2023-08-18 - G06G7/16
- 本发明公开了一种存内乘法计算电路及存储器，涉及集成电路技术领域，存内乘法计算电路包括：第一存储模块、第二存储模块、第一计算电路、第二计算电路和第三计算电路，第一输入数据控制第一计算电路、第二计算电路和第三计算电路输出第一输出电流，第二输入数据控制第一计算电路、第二计算电路和第三计算电路输出第二输出电流；第一开关、第二开关和第三开关，第一开关控制第一计算电路输出，第二开关控制第二计算电路输出，第三开关控制第三计算电路输出，第一开关、第二开关和第三开关的输出端相互连接，第一存储模块控制第一开关的开断，第二存储模块控制第二开关和第三开关的开断，第一开关、第二开关和第三开关的输出端电流之和为计算结果。
- 一种实现并行转置FIR滤波器的方法及装置-202310505454.3
- 唐清清;刘江;廖文刚;王力;马庆杭;徐奎;郑李芳 - 四川九洲电器集团有限责任公司
- 2023-05-06 - 2023-08-11 - G06G7/16
- 本发明公开了一种实现并行转置FIR滤波器的方法及装置，包括：基于FIR滤波器的工作方式，将FIR滤波器的输入序列切分成不重叠的输入块序列，得到块式转置FIR滤波器；根据FIR滤波器系数的位数，将所述FIR滤波器系数进行二值化处理，得到二值化处理结果；根据所述二值化处理结果，并结合所述输入块序列，得到基于BCSM的乘法模块；将所述基于BCSM的乘法模块引入至所述块式转置FIR滤波器中，使乘法运算变换成若干个并行的基于BCSM的乘法模块，从而得到并行转置FIR滤波器。本发明解决了转置FIR滤波器存在大量冗余计算和基于乘法器设计时会消耗大量硬件资源的问题。
- 一种数字信号处理结构-202310501917.9
- 王妙;王瑞琨;黄志洪;蔡刚 - 中科亿海微电子科技（苏州）有限公司
- 2023-05-06 - 2023-08-11 - G06G7/16
- 本发明提供一种数字信号处理结构包括：与所述输入寄存单元相连接的乘法运算单元，用于进行普通乘法运算和双倍低位宽乘法运算；与所述乘法运算单元相连接的加法器，用于对所述乘法运算单元的运算结果进行相加处理；与所述加法器相连接的加法输出寄存器，用于寄存相加处理得到的运算结果；与所述加法输出寄存器相连接的数据截取单元，用于在双倍乘加或乘累加模式下对四组乘加的结果进行截取，补充相应的符号位并输出；其中，所述乘法运算单元包括四组18位宽的乘法器。该数字信号处理结构在不增加乘法器数目的情况下可支持双倍低位宽操作数乘加运算及乘累加运算，运行效率更高，优化了资源利用率。
- 乘法器电路、对应的设备和方法-201910115143.X
- G·西库雷拉;M·拉罗萨 - 意法半导体股份有限公司
- 2019-02-14 - 2023-08-11 - G06G7/16
- 本公开的实施例涉及乘法器电路、对应的设备和方法。一种电压‑时间转换器电路接收第一电压信号，并且产生PWM调制信号，该PWM调制信号具有与第一电压信号成比例的占空比。电流积分器电路接收来自电压‑时间转换器电路块的PWM调制信号，并且通过在积分时间间隔上对来自电流源的电流信号积分而产生输出信号，该积分时间间隔具有根据PWM调制信号的占空比变化的持续时间。电流信号与第二电压信号成比例。相应地，输出信号与第一电压信号和电流信号的乘积成比例，其进一步与第一电压信号和第二电压信号的乘积成比例。
- 乘法器与芯片-202310316246.9
- 刘亮;莫柯凡;张喆;潘彪;孙玉峰;周佳慧;张茜歌;李雷 - 北京智芯微电子科技有限公司;北京航空航天大学
- 2023-03-28 - 2023-08-01 - G06G7/16
- 本发明涉及芯片技术领域，公开一种乘法器与芯片。所述乘法器包括：存储阵列，用于存储权重矩阵；输入模块，用于按多个周期依次输入一向量中的每个元素中的多个数据块；编码器，用于对每个周期输入的每个数据块进行编码，以获得每个元素在每个周期内的编码数据；部分积生成模块，用于将编码数据与权重矩阵相乘，以得到每个周期内的多组部分积；加法模块，用于将每个周期内的每组部分积相加，以得到每个周期内的每组部分积的总和；以及累加器，用于将每组部分积的总和进行移位相加，由此实现了数字存算一体电路，消除存储器与处理器之间的数据搬移，极大地提高能效与算力。
- 半导体装置-202180075132.9
- 吉田浩;奥野润;古贺洋贵;周藤悠介;塚本竹雄 - 索尼集团公司
- 2021-10-29 - 2023-08-01 - G06G7/16
- 本公开涉及一种被配置为能够降低能耗的半导体装置。提供了一种半导体装置，包括：输入单元，输入电荷；计算单元，存储并计算来自输入单元的电荷；以及输出单元，检测并输出存储在计算单元中的电荷。计算单元具有存储单元，多个配对单元连接至该存储单元，每个配对由输入单元与选通单元形成。多个配对单元的每个使从输入单元输入至存储单元的电荷可变。存储单元存储从多个连接的配对单元中的每个输入的电荷。本发明可应用于例如模拟计算装置。
- 高精度雷达信号运算芯片的数据处理架构和运算芯片系统-202310287014.5
- 肖国尧;肖凯;全英汇;赵佳琪;于沅弘 - 西安电子科技大学
- 2023-03-22 - 2023-07-25 - G06G7/16
- 本发明公开了一种高精度雷达信号运算芯片的数据处理架构，包括：连接为阵列的若干个PE单元及多个超级计算单元；超级计算单元内集成有除法器和开根号器；PE单元包括单精度浮点加法器、乘法器、数据选择器MUX0～MUX2、D触发器、单精度浮点数据端口A、B、C、D、E、S、M及控制MUX0～MUX2的PE功能控制端口M0～M2；PE单元通过端口M0～M2的不同配置方式实现实数运算功能，且通过阵列中不同位置、不同数量的PE单元组合及运算方式的不同配置实现复数运算功能。本发明能实现高速浮点实数或复数基本运算，具备雷达常用算法、计算通用性。
- 晶体管以及半导体装置-202180077756.4
- 伊藤优希;国武宽司;种村和幸 - 株式会社半导体能源研究所
- 2021-11-09 - 2023-07-18 - G06G7/16
- 提供一种具有大S值的晶体管或利用晶体管的亚阈值区域中的工作进行计算的半导体装置。该晶体管包括具有沟道形成区域的氧化物半导体层、具有隔着绝缘层与所述氧化物半导体层重叠的区域的栅电极以及具有隔着铁电层与氧化物半导体层重叠的区域的第一导电层。尤其是，铁电层包含晶体，并且晶体具有呈现铁电性的结晶结构。
- 一种用于进行双线性插值处理的运算装置-202310521501.3
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-05-10 - 2023-07-14 - G06G7/16
- 本公开涉及数据处理领域，公开了一种用于进行双线性插值处理的运算装置，包括：权重输入模块，用于利用第一低位数据u和第二低位数据v，确定各个乘法器分别对应的权重输入数据，并将权重输入数据输入对应的乘法器；多路选择器，用于根据第一插值权重U和第二插值权重V，分别确定至少一个乘法器对应的待运算数据，并将待运算数据输入相应的乘法器；乘法器，用于根据待运算数据和权重输入数据，进行对应的乘法运算，确定乘法运算结果；加法器，用于对各个乘法器对应的乘法运算结果进行求和运算，确定多个待插值数据对应的双线性插值处理结果。通过本公开实施例，可减少乘法器输入位宽，减少装置电路面积，节约进行双线性插值处理的硬件资源消耗。
- 数据处理方法、装置、介质及电子设备-202310302687.3
- 周生伟;余宗桥 - 安谋科技（中国）有限公司
- 2023-03-24 - 2023-06-27 - G06G7/16
- 本申请涉及人工智能技术领域，特别涉及一种数据处理方法、装置、介质及电子设备。该方法包括：获取神经网络模型中对数据进行处理的过程中，需要归一化处理的定点输入数据；采用量化后的归一化算子对定点输入数据进行归一化处理，输出定点归一化结果。本申请采用量化后的归一化算子对定点输入数据进行归一化处理，可以直接进行定点归一化计算，从而减少计算量，降低计算成本，并提高计算速度。
- 基于多目标进化算法的近似二进制乘法器设计方法-202310213202.3
- 贺雅娟;彭泽阳;侯博文;王梓霖;张竣朋;张波 - 电子科技大学
- 2023-03-07 - 2023-06-27 - G06G7/16
- 本发明属于集成电路技术领域，具体涉及一种基于多目标进化算法的近似二进制乘法器设计方法。在本发明中，乘法器和压缩器将分别作为个体和基因，以模拟自然进化的方式探索由多种近似压缩器组成的高能效近似乘法器设计，使所提出的设计在误差指标、延时、面积和功耗上具有最优的权衡。除此之外，本文基于部分积分布的特性，提出了近似乘法器的误差模型，其可以大幅减少仿真中测试向量的数量，加快误差指标的计算，提高搜索效率。
- 数据处理方法、介质及电子设备-202310301451.8
- 周生伟;余宗桥 - 安谋科技（中国）有限公司
- 2023-03-24 - 2023-06-23 - G06G7/16
- 本申请涉及人工智能技术领域，特别涉及一种数据处理方法、介质及电子设备。该方法包括：获取神经网络模型对数据进行处理的过程中，需要进行幂算子处理的定点底数和定点指数；基于定点底数和定点指数，计算幂算子对应的对数换底函数的第一计算结果；将第一计算结果作为幂算子的第二计算结果。基于此，该方法所利用的量化的幂算子进行对数据的处理，避开了指数和底数都变化的幂运算操作，使得包含幂算子的神经网络模型的计算成本和内存占用量可以达到最优。
- 矩阵乘法的安全计算方法及装置-202310115462.7
- 李漓春;尹栋 - 蚂蚁区块链科技（上海）有限公司
- 2023-02-14 - 2023-04-21 - G06G7/16
- 本说明书实施例提供一种矩阵乘法的安全计算方法及装置，适用于两个参与方进行的多方安全计算架构下，其中一方持有矩阵，另一方持有向量，安全计算该矩阵和向量的乘积。本说明书实施例充分利用多方安全计算架构下高效同态加密方式可以处理多项式数据的特性，将矩阵和向量各自编码为多项式，并基于多项式乘法确定矩阵和向量的乘积对应的多项式，再从乘法结果多项式中提取矩阵和向量的乘积向量中的各维元素。该实施方式可以提高基于同态加密的矩阵安全乘法操作的效率。
- 一种基于对数的频率和精度可重构的近似浮点乘法器-202211429165.1
- 鲁赵骏;黎振豪;常文宽;贾伟;于润泽;刘政林 - 华中科技大学
- 2022-11-15 - 2023-03-14 - G06G7/16
- 本发明公开了一种基于对数的频率和精度可重构的近似浮点乘法器，属于芯片设计与FPGA技术领域。包括：符号判断模块，用于判断两个操作数乘积结果的符号位；尾码计算模块，包括第一加法器，两个操作数的尾码输入所述第一加法器，相加后输出结果为两个操作数乘积结果的尾码近似值；阶码计算模块，包括一个八位带进位的加法器和一个九位减法器，用于计算两个操作数乘积结果的阶码。本发明乘法器能够大幅提升乘法器的运行速度，并显著减小电路面积，并且提供了不同精度和频率要求情况下的不同工作模式，在特定情况下，还可以通过选择两种错误纠正模式进一步提升计算结果的精确度，是一种高速低功耗的近似乘法器，更适用于大规模集成电路的应用。
- 一种用于双线性对的二次扩域模乘算法及其硬件架构-202211348459.1
- 黄海;陈冠百;刘志伟;请求不公布姓名;请求不公布姓名 - 哈尔滨理工大学
- 2022-10-31 - 2023-01-17 - G06G7/16
- 本发明提供一种用于双线性对的二次扩域模乘算法及其硬件架构，涉及高性能标识密码硬件设计技术领域，包括：利用Karatsuba乘法以及lazy Reduction设计的二次扩域
- FPGA资源高效利用的可重构分数阶计算系统-202211332314.2
- 许波;陈凯;蒋乐平;邹松庭;罗吉林;钟乔;韩文强 - 电子科技大学
- 2022-10-28 - 2022-12-20 - G06G7/16
- 本发明公开了一种FPGA资源高效利用的可重构分数阶计算系统，输入数据经数据预处理模块归一化并转换为单精度浮点数后，控制模块接收用户设置的二项式系数理论计算参数和二项式系数分段线性拟合参数，控制二项式系数拟合模块计算二项式系数并进行分段线性拟合，根据拟合结果对固定窗口长度计算模块和分段线性函数计算模块所需的配置参数并进行配置，配置完毕后启动固定窗口长度计算模块和分段线性函数计算模块进行分数阶运算，得到输入数据的分数阶计算结果。本发明基于带误差补偿的固定窗口(FWL)和多段线性函数(PWL)，在FPGA平台上实现实时可重构的分数阶计算系统，在提高FPGA资源利用效率的同时，保证分数阶计算的精度和效率。
- 一种实时可重构通用忆阻器仿真电路-202210826639.X
- 许波;耿航;陈凯;白利兵;黄肖宇 - 电子科技大学
- 2022-07-14 - 2022-10-21 - G06G7/16
- 本发明公开了一种实时可重构通用忆阻器仿真电路，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA构建系统状态变量生成模块用于系统状态变量即磁通量或电荷量，计算模块用于多项式系数与系统状态变量的m级流水线模式可重构计算得到忆导值或忆阻值，延时FIFO用于对输入信号x[n]进行延迟3m个时钟周期，输出模块用于输入信号经过FIFO延时3m个时钟周期后与计算模块输出的忆导值或忆阻值相乘即可得到输出信号即电流信号或电压信号，通过改变多项式系数即可实时可重构忆阻器，从而实现实时可重构以适应不同模型忆阻器的发明目的，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。
- 半导体装置及电子设备-202080090637.8
- 黑川义元;上妻宗广;青木健;金村卓郎 - 株式会社半导体能源研究所
- 2020-12-14 - 2022-08-05 - G06G7/16
- 提供一种功耗低且能够进行运算的半导体装置。该半导体装置包括第一至第三电路以及第一及第二单元。第一单元包括第一晶体管，第二单元包括第二晶体管。第一及第二晶体管在亚阈值区域中工作。第一单元与第一电路电连接，第一单元与第二及第三电路电连接，第二单元与第二及第三电路电连接。第一单元将从第一电路流过第一晶体管的电流设为第一电流，第二单元将从第二电路流过第二晶体管的电流设为第二电流。此时，对应于第二电流的电位被输入到第一单元。接着，使第三电流从第三电路所包括的传感器流过来改变第二布线的电位，由此第一单元输出对应于该电位的变化量及第一电流的第四电流。
- 算术设备以及乘法累加算术系统-202080059906.4
- 藤波靖 - 索尼集团公司
- 2020-08-13 - 2022-04-08 - G06G7/16
- 一种算术设备，设置有多个算术电路单元、信号输出电路和公共布线单元。公共布线单元将信号输出电路的多条信号输出线与多条输入线电连接，多个算术电路单元中的每个包括该多条输入线。多个算术电路单元具有第一算术电路单元和第二算术电路单元。从信号输出电路的多条信号输出线输出的电信号经由公共布线单元作为对应于输入值的电信号输入到多条输入线，第一算术电路单元和第二算术电路单元中的每个包括该多条输入线。第一算术电路单元的多条输出线的延伸方向和第二算术电路单元的多条输出线的延伸方向被配置为彼此平行。
- 半导体装置及电子设备-202080036049.6
- 木村肇;上妻宗广 - 株式会社半导体能源研究所
- 2020-05-07 - 2021-12-21 - G06G7/16
- 提供一种能够以低功耗运算的半导体装置。该半导体装置包括第一、第二电路、第一放大电路、第一至第四开关以及电容，第一电路与第一布线电连接，第二电路与第二布线电连接。第一布线通过第一开关与电容的第一端子电连接，第二布线通过第三开关与电容的第一端子电连接。电容的第一端子与第二开关的第一端子电连接，电容的第二端子通过第四开关与第一放大电路电连接。在第一和第二布线的每一个中流过对应于积和运算的结果的电流，该电流分别由第一和第二电路转换为电位。被转换的电位的差分保持于电容中，该差分输入到第一放大电路并作为对应于运算结果的电位输出。
- 模拟协处理器-201780016190.8
- J·古帕塔;N·阿斯雷亚斯;A·马修;B·珀罗 - 斯佩罗设备公司
- 2017-02-08 - 2021-12-14 - G06G7/16
- 一种协处理器被配置用于执行向量矩阵乘法(VMM)以求解诸如偏微分方程(PDE)的计算问题。可通过利用模拟纵横阵列调用输入信号与傅里叶基函数的VMM来实现模拟离散傅里叶变换(DFT)。可通过实现频谱PDE求解方法作为大规模离散化有限差分方法的替代，同时利用通过纵横阵列实现的固有并行性来求解线性和非线性PDE。模拟纵横阵列可在CMOS和忆阻器或者包括CMOS和忆阻器的组合的混合解决方案中实现。
- 计算乘积和值的装置-202120037269.2
- 洪自立 - 神亚科技股份有限公司
- 2021-01-07 - 2021-08-17 - G06G7/16
- 一种计算乘积和值的装置，包含第一电阻单元、第二电阻单元、第一电流源、第二电流源及差分放大器。该第一电阻单元及该第二电阻单元的每一者包含两并联的电阻。该第一电流源耦接于该第一电阻单元，从而产生第一电压。该第二电流源耦接于该第二电阻单元，从而产生第二电压。该差分放大器接收该第一电压及该第二电压及据以产生差分信号。该差分信号对应于乘积和值。
- 计算乘积和值的装置-202110017421.5
- 洪自立 - 神亚科技股份有限公司
- 2021-01-07 - 2021-04-09 - G06G7/16
- 一种计算乘积和值的装置，包含第一电阻单元、第二电阻单元、第一电流源、第二电流源及差分放大器。该第一电阻单元及该第二电阻单元的每一者包含两并联的电阻。该第一电流源耦接于该第一电阻单元，从而产生第一电压。该第二电流源耦接于该第二电阻单元，从而产生第二电压。该差分放大器接收该第一电压及该第二电压及据以产生差分信号。该差分信号对应于乘积和值。
- 计算装置、乘积累加运算装置、乘积累加运算电路和乘积累加运算系统-201980046141.8
- 森江隆;山口正登志;田向权 - 索尼公司
- 2019-07-05 - 2021-02-26 - G06G7/16
- 根据本技术的实施例的计算装置包括多条输入线和乘积累加运算装置。多条输入线接收电信号的输入。乘积累加运算装置包括：一对输出线；多个乘法单元，包括：加权单元，基于由多条输入线作为输入接收的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于保持的二进制状态，将由加权单元生成的电荷输出到一对输出线的一条；累积单元，累积由多个乘法单元输出到一对输出线的电荷；以及输出单元，基于累积的电荷，输出表示乘积值之和的乘积累加信号。
- 支持模拟协处理器的数字架构-201880084392.0
- J·古帕塔;N·阿斯雷亚斯;A·马修 - 斯佩罗设备公司
- 2018-12-28 - 2020-08-14 - G06G7/16
- 一种协处理器被配置用于执行向量矩阵乘法(VMM)以求解诸如偏微分方程(PDE)的计算问题。可以通过使用模拟纵横阵列调用输入信号与傅里叶基函数的VMM来实现模拟离散傅里叶变换(DFT)。可以通过实现频谱PDE求解方法作为大规模离散化有限差分方法的替代，同时利用通过纵横阵列实现的固有并行性来求解线性和非线性PDE。数字控制器与纵横阵列对接，以将写操作和读操作定向到该纵横阵列。
- 一种平方根功能实现方法-201711206106.7
- 郭凡;崔亮;李少光;周坚锋;廖科;胡尧 - 中国航空无线电电子研究所
- 2017-11-27 - 2018-05-01 - G06G7/16
- 本发明提供了一种平方根功能实现方法，包括以下步骤1)当接收数据X后，对X进行判断，X为负数时，返回错误代码；2)对参数X进行归一化处理，计算有效数字及指数，得到X的有效数字X1和指数a，X＝X1*2a，其中X1范围要求在[1/4,1)区间，a要求为偶数；3)X1的平方根计算使用查表与插值相结合的方法，通过查找预先存储在存储器模块中的平方根查找表，X1高N位用于计算平方根查找表索引查找表项中与相邻的值作为插值系数，低M位作为尾数，移位到[0,1)区间作插值变量进行插值计算，其中M+N为X1的总位宽。
- 一种基于单片机控制的模拟乘法器电路结构-201521072431.5
- 陈良;武新 - 重庆电子工程职业学院
- 2015-12-22 - 2016-06-29 - G06G7/16
- 本实用新型介绍了一种基于单片机控制的模拟乘法器电路结构，包括型号为MC1496的芯片IC，所述芯片IC的第一引脚连接二极管D1的负极，二极管D1的正极分别连接电阻R1的一端、电容C3的一端和电阻R11的一端，所述电阻R1的另一端和电容C3的另一端均接地，电阻R2的另一端分别连接电容C1的一端和芯片IC的第二引脚，所述电容C1的另一端分别连接电源输入端VCC和电容C2的一端，所述电容C2的另一端分别连接芯片IC的第三引脚和电阻R3的一端，所述电阻R3的另一端分别连接电阻R4的一端、电容C5的一端并接地。本实用新型工作稳定性较好，故障率较低，响应速度较快，灵敏度好，还具有很好的通用性。
- 专利分类
