[发明专利]高电子迁移率晶体管及其制造方法在审
| 申请号： | 201811639089.0 | 申请日： | 2018-12-29 |
| 公开（公告）号： | CN109817710A | 公开（公告）日： | 2019-05-28 |
| 发明（设计）人： | 张铭宏;黄敬源;邱汉钦;廖航 | 申请（专利权）人： | 英诺赛科（珠海）科技有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/47;H01L21/335 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 彭瑞欣;姜春咸 |
| 地址： | 519085 广东省珠*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种高电子迁移率晶体管，所述高电子迁移率晶体管包括层叠设置的硅衬底、沟道层、势垒层和栅极，其中，所述栅极包括设置在所述势垒层上的半导体栅极和设置在所述半导体栅极顶面上的金属栅极，所述金属栅极底面的边缘位于所述半导体栅极的顶面的边缘内部。本发明还提供一种高电子迁移率晶体管的制造方法。所述高电子迁移率晶体管具有较高的栅极击穿电压以及较低的栅极漏电流。 | ||
| 搜索关键词： | 高电子迁移率晶体管 半导体栅极 金属栅极 势垒层 栅极击穿电压 栅极漏电流 层叠设置 沟道层 硅衬底 制造 | ||
【主权项】：
1.一种高电子迁移率晶体管，所述高电子迁移率晶体管包括层叠设置的硅衬底、沟道层、势垒层和栅极，其特征在于，所述栅极包括设置在所述势垒层上的半导体栅极和设置在所述半导体栅极顶面上的金属栅极，所述金属栅极底面的边缘位于所述半导体栅极的顶面的边缘内部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英诺赛科（珠海）科技有限公司，未经英诺赛科（珠海）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811639089.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
