[发明专利]FPGA配置存储器测试方法在审
| 申请号： | 201811590916.1 | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN109801664A | 公开（公告）日： | 2019-05-24 |
| 发明（设计）人： | 李小虎;王策;刘建明;张路;马天赐 | 申请（专利权）人： | 成都华微电子科技有限公司 |
| 主分类号： | G11C29/08 | 分类号： | G11C29/08;G11C29/56 |
| 代理公司： | 成都惠迪专利事务所(普通合伙) 51215 | 代理人： | 刘勋 |
| 地址： | 610000 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | FPGA配置存储器测试方法，涉及集成电路技术，本发明包括下述功能测试：1)读ID测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个控制指令，控制指令参数设置为读ID指令；2)擦除测试：仅施加JTAG_SIR_IDLE、JTAG_SIR_IRPAUSE、JTAG_SDR_IDLE、JTAG_SDR_IRPAUSE这4个控制指令；3)验空测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令；4)编程输出配置测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令；5)输出校验测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令。本发明可使整体的FPGA配置存储器的功能测试所需时间大大缩短。 | ||
| 搜索关键词： | 施加 控制指令 存储器测试 功能测试 指令 集成电路技术 测试 存储器 擦除测试 参数设置 输出配置 校验测试 空测试 编程 输出 | ||
【主权项】：
1.FPGA配置存储器测试方法，其特征在于，包括下述功能测试：1)读ID测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个控制指令，控制指令参数设置为读ID指令，然后读取FPGA输出的ID数据，判断输出的ID数据是否满足要求；2)擦除测试：仅施加JTAG_SIR_IDLE、JTAG_SIR_IRPAUSE、JTAG_SDR_IDLE、JTAG_SDR_IRPAUSE这4个控制指令，控制指令参数设置为擦除指令，然后判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态；3)验空测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令，控制指令参数设置为验空指令，然后判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态；4)编程输出配置测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令，控制指令参数设置为编程指令，并向FPGA输入编程地址和编程数据模板，然后判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态；5)输出校验测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令，控制指令参数设置为校验指令，并向FPGA输入编程地址和编程数据模板，判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态且读取的数据是否正确。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都华微电子科技有限公司，未经成都华微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811590916.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储装置-201510075802.3
- 李椙晛;丘泳埈 - 爱思开海力士有限公司
- 2015-02-12 - 2019-10-25 - G11C29/08
- 一种半导体存储装置包括多个数据储存区；第一内部电路，其被配置成将多个控制信号输入至多个数据储存区；以及第二内部电路，其被配置成响应于测试模式信号，来控制测试控制信号的输入定时，以及根据控制的输入定时将测试控制信号输入至多个数据储存区。
- 一种存储器参考单元的实现方法及系统-201610657861.6
- 刘奎伟;薛子恒 - 北京兆易创新科技股份有限公司
- 2016-08-11 - 2019-06-28 - G11C29/08
- 本发明公开了一种存储器参考单元的实现方法及系统，所述方法包括：接收目标操作开始指令；读取与目标操作匹配的设置信息；根据所述设置信息和基准电流控制电流产生单元产生参考电流。本发明实施例提供的一种存储器参考单元的实现方法，在接收到目标操作开始指令时，通过读取与目标操作匹配的设置信息，并根据所述设置信息和基准电流控制电流产生单元产生参考电流，实现参考单元的同时，降低了测试时间和成本，并提高了存储器产品的可靠性和使用寿命。
- SRAM访问时间的测试电路与测试方法-201510186271.5
- 陈双文;郝旭丹;方伟 - 中芯国际集成电路制造（上海）有限公司
- 2015-04-17 - 2019-06-18 - G11C29/08
- 本申请提供了一种SRAM访问时间的测试电路与测试方法。该测试电路包括：SRAM存储器、预置输出电路、附加测试电路与第一模式切换电路，SRAM存储器包括第一时钟信号输入端和读数据信号输出端；预置输出电路包括第二时钟信号输入端，第二时钟信号输入端与第一时钟信号输入端相连接；附加测试电路的第一端与第二时钟信号输入端相连接；第一模式切换电路的第一输入端与读数据信号输出端相连接，第二输入端与第二时钟信号输入端、第一时钟信号输入端均相连接，输出端与附加测试电路的第二端相连接，其中，第一模式切换电路包括使能信号端。该测试电路通过对参考周期与时实周期做差就可以准确获取SRAM的访问时间。
- FPGA配置存储器测试方法-201811590916.1
- 李小虎;王策;刘建明;张路;马天赐 - 成都华微电子科技有限公司
- 2018-12-25 - 2019-05-24 - G11C29/08
- FPGA配置存储器测试方法，涉及集成电路技术，本发明包括下述功能测试：1)读ID测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个控制指令，控制指令参数设置为读ID指令；2)擦除测试：仅施加JTAG_SIR_IDLE、JTAG_SIR_IRPAUSE、JTAG_SDR_IDLE、JTAG_SDR_IRPAUSE这4个控制指令；3)验空测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令；4)编程输出配置测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令；5)输出校验测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令。本发明可使整体的FPGA配置存储器的功能测试所需时间大大缩短。
- 随机存取存储器RAM的故障检测方法及装置-201410495434.3
- 王媛媛;郝涛 - 中兴通讯股份有限公司
- 2014-09-24 - 2019-04-23 - G11C29/08
- 本发明提供了一种随机存取存储器RAM的故障检测方法及装置，其中，所述方法包括：测试端设备在待检测RAM所在的链路上发送第一测试信元；测试端设备接收在第一测试信元流经所述链路后得到的第二测试信元；测试端设备比较第一测试信元内的第一测试数据和第二测试信元内的第二测试数据是否一致；测试端设备根据比较结果判断链路上的所有待检测RAM是否发生故障。采用本发明实施例提供的上述技术方案，解决了相关技术中在集群环境的路由器上，尚未提出一种简单有效的技术方案来检测RAM是否发生故障的问题，可以用发送测试信元的方式对大型路由器上的交换芯片的RAM故障进行批量检测，大大提高了RAM故障排查效率。
- 写入和验证电路及其用于写入并验证电阻性存储器的方法-201510241235.4
- 黄科颖 - 华邦电子股份有限公司
- 2015-05-13 - 2019-04-23 - G11C29/08
- 本发明提供一种写入和验证电路及其用于写入并验证电阻性存储器的方法。所述方法的步骤包含：在写入和验证期间启用对应于所述电阻性存储器的至少一个选择电阻性存储器单元的至少一个字线信号；提供位线电压至所述选择电阻性存储器单元，其中所述位线电压在所述写入和验证期间自第一电压电平到第二电压电平连续地增加或减小；以及测量通过所述位线的检测电流，和根据所述检测电流及参考电流确定所述写入和验证期间的结束时间点。本发明通过检测位线上的检测电流，可有效率地获得写入和验证期间的结束时间点，且可改良对RRAM进行的写入和验证操作的性能。
- 测试电视机DRAM系统信号完整性的方法-201610313488.2
- 钟宇;曾广智;郑晓丽;汪海林;王沛君 - 四川长虹电器股份有限公司
- 2016-05-12 - 2019-03-22 - G11C29/08
- 本发明公开了一种测试电视机DRAM系统信号完整性的方法，在主芯片SOC端固定数据时钟DQS或数据DQ中的一项，调整另一项的输出时间，人为调整数据DQ与数据时钟DQS之间的相位PHASE关系，对DRAM中的每一组数据位进行逐一测试，若某一组相位PHASE在正常工作时已比较临界，则其可调整的范围最窄，从而判别其为实际工作中条件最为恶劣的数据位组数；选取工作情况最为恶劣的一组进行硬件的SI(信号完整性)测试，从而更加科学可靠的保证整个存储器系统的正常运行，节约测试时间，提升产品开发效率。
- 集成电路芯片和包括其的多芯片系统-201410060337.1
- 边相镇 - 爱思开海力士有限公司
- 2014-02-21 - 2019-03-19 - G11C29/08
- 一种集成电路芯片包括：测试电路，其适用于执行测试操作，并且产生表示集成电路芯片中是否存在错误的测试结果信号；传输单元，其适用于通过层间通道来传输测试结果信号。在传输单元传输测试结果信号之前，将层间通道预充电至第一电平，而当存在错误时将层间通道驱动至第二电平。
- 一种砂浆锚杆锚固注浆数据检测存储系统及分析方法-201410517479.6
- 李晓峰;王文斌;苏万胜;李亚农 - 成都安吉洛克锚固技术有限公司
- 2014-09-30 - 2019-03-15 - G11C29/08
- 本发明涉及一种锚固注浆检测技术，具体涉及一种砂浆锚杆锚固注浆数据检测存储系统及分析方法，包括智能显示设备、注浆控制箱、通过注浆管线与注浆控制箱连接的智能注浆接头，所述智能注浆接头与砂浆锚杆注浆孔孔口连接，其特征在于，该系统还包括数据读写头和与其相连的第一存储装置，所述注浆控制箱上设置有第二存储装置，所述数据读写头、第二存储装置、智能注浆接头和智能显示设备相互连接。各个存储装置和智能显示设备通过无线模块或数据线相互连接，将注浆数据通过多种方式存储并通过智能显示设备内置的数据输入和分析单元，对锚固注浆过程实时监控、记录并对注浆相关数据进行分析和管理。
- 存储器的测试装置和测试方法-201410301292.2
- 王林 - 展讯通信（上海）有限公司
- 2014-06-27 - 2019-03-12 - G11C29/08
- 一种存储器的测试装置和测试方法，所述存储器包括存储单元和与所述存储单元连接的位线，所述存储器的测试装置包括：比较单元，所述比较单元和位线一一对应连接，所述比较单元包括至少两个电压比较器，所述电压比较器的第一输入端连接位线，所述电压比较器的第二输入端适于输入基准电压，位于同一个比较单元中的电压比较器的第二输入端输入的基准电压值不相同。
- 存储器装置的测试方法-201810264563.X
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-03-28 - 2019-03-08 - G11C29/08
- 本发明提供一种存储器装置的测试方法，包括：根据块选择信号输出第一测试数据和第二测试数据；以及根据测试模式选择信号进入第一测试模式、第二测试模式和第三测试模式的任一者，其中，当进入第一测试模式时，将部分输入输出端口置于禁用状态，并将第一测试数据和第二测试数据先后从未禁用的输入输出端口输出；当进入第二测试模式时，将部分输入输出端口置于禁用状态，并将第一测试数据和第二测试数据进行逻辑处理后从未禁用的输入输出端口输出；当进入所述第三测试模式时，将全部输入输出端口置于未禁用状态，并将第一测试数据和第二测试数据从全部输入输出端口输出。本发明的技术方案可以选择不同的测试模式，并减少占用测试机台的输入输出端口。
- 一种模拟智能电能表存储器测试板系统及其测试方法-201410773119.2
- 刘鹰;高欣;翟峰;梁晓兵;叶平;赵兵;吕英杰;付义伦;李保丰;岑炜;孙志强;曹永峰;许斌;徐文静;冯占成;任博;张庚;杨全萍;周琪;卢艳;袁泉 - 国家电网公司;中国电力科学研究院;国网浙江省电力公司
- 2014-12-12 - 2019-03-08 - G11C29/08
- 本发明涉及一种基于智能电表软件可靠性测试平台的模拟存储器测试板系统及其测试方法。该系统包括检测计算机、模拟存储器测试板、被测单元、接口A和接口C；所述检测计算机通过接口A与模拟存储器测试板进行信息交互；所述被测单元通过接口C与模拟存储器测试板进行信息交互。该方法包括分析存储器模拟板FPGA的模拟存储芯片读写操作以及ARM芯片与存储器模拟板FPGA间的通信协议在模拟存储器测试板上运行综合后的程序五个步骤。本发明提供的模拟存储器测试板以ARM和FPGA相结合，以FPGA硬件逻辑模拟实际存储芯片的功能，解决ARM与存储芯片模块信息交互速度较慢，无法模拟失效等测试所需状态的问题。
- 半导体芯片、包括其的层叠芯片及其测试方法-201410049904.3
- 李泰龙 - 爱思开海力士有限公司
- 2014-02-13 - 2019-03-05 - G11C29/08
- 一种半导体芯片包括：输入焊盘和输出焊盘，形成在半导体芯片上；至少一个凸块，形成在半导体芯片上；以及测试扫描链，被配置成将从输入焊盘施加的数据输出至与凸块电耦接的节点、通过将节点浮置预定的时间来储存与节点的电容相对应的数据、以及将与储存的电容相对应的数据输出至输出焊盘。
- 基于存储器测试仪的模拟电压测量和调节的方法-201510694983.8
- 索鑫 - 上海华虹宏力半导体制造有限公司
- 2015-10-22 - 2018-12-11 - G11C29/08
- 本发明提供了一种基于存储器测试仪的模拟电压测量和调节的方法，包括：将模拟电压的输出端口当作存储器的输出连接至存储器测试仪的测试输入端口；在存储器测试仪中设定第一比较电压和第二比较电压作为模拟电压调节的目标范围；使得模拟电压的输出端口输出多个模拟电压值，并且按顺序依次输入存储器测试仪，以读取输入的模拟电压值在存储器测试仪中测得的结果，而且将读取的结果存入预定文档；从所述预定文档里取出读取的结果，查找出读0和读1都失败的结果所对应的模拟电压值输入范围；将模拟电压值输入范围内的中间电压值选择为最佳测试电压值。
- 存储器的测试装置和测试方法-201410302042.0
- 王林 - 展讯通信（上海）有限公司
- 2014-06-27 - 2018-11-16 - G11C29/08
- 一种存储器的测试装置和测试方法，所述存储器包括存储单元和与所述存储单元连接的位线，所述存储器的测试装置包括：比较单元，所述比较单元和位线一一对应连接，所述比较单元包括至少两个电流比较器，所述电流比较器的第一输入端连接位线，所述电流比较器的第二输入端适于输入基准电流，位于同一个比较单元中的电流比较器的第二输入端输入的基准电流值不相同。
- 一种应用于交织SRAM抗软错误累积效应的擦洗方法-201210559913.8
- 刘鑫;赵发展;韩郑生 - 中国科学院微电子研究所
- 2012-12-20 - 2018-10-30 - G11C29/08
- 本发明公开了一种应用于交织SRAM抗软错误累积效应的擦洗方法，包含：所述交织SRAM的交织距离为m个存储单元，所述存储单元即bit；以连续n个存储单元为一擦洗单位，将所述交织SRAM顺序划分成若干个擦洗单位，并将位于奇数位的擦洗单位设为第一擦洗部分，余下的设为擦洗第二部分；依次循环对所述第一部擦洗分和第二擦洗部分进行擦洗；利用位于所述交织SRAM外围的SEC电路对每个字节内的单个错位进行纠正；使每个字节相邻的两个存储单元在前后两轮擦洗中。本发明提供的擦洗方法，解决了现有的擦洗方法存在的擦洗效率低、没有有效利用SEC电路的问题。
- SRAM型FPGA中子单粒子效应试验控制方法与装置-201410677689.1
- 王群勇;梁力;陈冬梅;陈宇 - 北京圣涛平试验工程技术研究院有限责任公司
- 2014-11-21 - 2018-10-23 - G11C29/08
- 本发明涉及SRAM型FPGA中子单粒子效应试验控制方法，包括：S1：对器件的多个控制参数进行设置与计算；S2：在完成设置与计算的多个控制参数组合的约束条件下对器件进行控制。本发明明确规定了试验应当控制的参数条件以及约束各参数的控制方法，优化并提出了完整的试验过程控制理论方法，保证了试验结果的正确性，也为保证航空/航天系统在空间环境中系统可靠性研究奠定了基础。本发明还公开了SRAM型FPGA中子单粒子效应试验控制装置。
- 基于镜像备份的单粒子效应检测方法和系统-201610186807.8
- 张战刚;雷志锋;童腾;恩云飞;黄云 - 工业和信息化部电子第五研究所
- 2016-03-28 - 2018-09-28 - G11C29/08
- 本发明涉及一种基于镜像备份的单粒子效应在线检测方法和系统，其中，基于镜像备份的单粒子效应检测方法，包括以下步骤：在被测器件处于动态测试中时，在预设的读取频率下对被测器件中的存储数据进行读取，得到当前数据；在当前数据与镜像器件中相同单元地址处的备份更改数据不同且当前数据与对应的存储数据相同时，确定单粒子效应为外围电路引起的错误。本发明简便、易实现、对比性和通用性强，克服了传统单粒子效应检测方法在动态测试中无法区分存储区翻转和外围电路引起的错误的问题，对于存储类对象，可实现复杂存储图形的单粒子效应敏感性检测。
- 存储单元可靠性的测试方法-201410418006.0
- 牛刚 - 中芯国际集成电路制造（上海）有限公司
- 2014-08-22 - 2018-09-25 - G11C29/08
- 本发明提供一种存储单元可靠性的测试方法，所述存储单元具有开启擦除状态的第一阈值电压和开启编程状态的第二阈值电压，其中，所述存储单元可靠性的测试方法至少包括：预先设定一感知电压；对所述存储单元进行擦除或编程操作，读取所述存储单元的当前电压；比较所述当前电压和所述感知电压，根据比较结果确定所述存储单元的当前工作状态；判断所述存储单元的当前工作状态与其所受的操作是否相符；若是，判定所述存储单元正常工作；若否，则判定所述存储单元失效。本发明能够通过测试存储单元的工作状态，来测试存储单元的可靠性，具有高精确度和较短的编程时间，方法简单，能够快速、精确评估存储器产品的可靠性，同时节省了编程时间。
- 于静态电流测试下检测全域字符线缺陷-201410529106.0
- 杨连圣;张鸿文 - 常忆科技股份有限公司
- 2014-10-10 - 2018-09-07 - G11C29/08
- 本发明涉及于静态电流测试下检测全域字符线缺陷的领域，具体的，一种检测内存缺陷的装置，包括：一第一全域字符线；一第二全域字符线；一全域字符线前端电路，连接至该第一全域字符线；一全域字符线驱动电路，连接至该第一全域字符线；一位储存电路，连接至该第一全域字符线，以及包括多个字符储存晶体管，其中，该多个字符储存晶体管包括：多个寄生电容；以及一压控电流晶体管，包括一第一端、一第二端及一第三端，其中，该第一端连接至该第一全域字符线，该第二端连接至该全域字符线前端电路，以及该第三端输出测试电流。
- SRAM中子单粒子效应试验控制方法与装置-201410676786.9
- 王群勇;薛海红;陈冬梅;阳辉 - 北京圣涛平试验工程技术研究院有限责任公司
- 2014-11-21 - 2018-08-31 - G11C29/08
- 本发明涉及SRAM中子单粒子效应试验控制方法，包括：S1：对器件的多个控制参数进行设置与计算；S2：在完成设置与计算的多个控制参数组合的约束条件下对器件进行控制。本发明明确规定了试验应当控制的参数条件以及约束各参数的控制方法，优化并提出了完整的试验过程控制理论方法，保证了试验结果的正确性，也为保证航空/航天系统在空间环境中系统可靠性研究奠定了基础。本发明还公开了SRAM中子单粒子效应试验控制装置。
- DRAM中子单粒子效应试验控制方法与装置-201410678067.0
- 王群勇;张峰;陈冬梅;阳辉 - 北京圣涛平试验工程技术研究院有限责任公司
- 2014-11-21 - 2018-08-31 - G11C29/08
- 本发明涉及DRAM中子单粒子效应试验控制方法，包括：S1：对器件的多个控制参数进行设置与计算；S2：在完成设置与计算的多个控制参数组合的约束条件下对器件进行控制。本发明明确规定了试验应当控制的参数条件以及约束各参数的控制方法，优化并提出了完整的试验过程控制理论方法，保证了试验结果的正确性，也为保证航空/航天系统在空间环境中系统可靠性研究奠定了基础。本发明还公开了DRAM中子单粒子效应试验控制装置。
- 内存条芯片测试装置-201820392487.6
- 谢森华 - 深圳圆融达微电子技术有限公司
- 2018-03-22 - 2018-08-28 - G11C29/08
- 本实用新型提供了一种内存条芯片测试装置，涉及电子设备领域，为解决内存条芯片测试装置不便于加工生产以及稳定性差的问题。所述内存条芯片测试装置包括：针模组件、针模套框以及连接销，其中，所述针模组件设置在所述针模套框中，用于固定所述内存条芯片；所述针模组件具有多个针模薄片，各所述针模薄片均开设有针模通孔；所述针模套框上相对应的两侧均开设有套框通孔；所述连接销插设在各所述针模通孔及各所述套框通孔内，以使所述针模薄片固定在所述针模套框内。所述内存条芯片测试装置用于测试内存条芯片，以达到方便生产加工及有效提高使用稳定性的效果。
- 一种SRAM存储模块读操作时序偏移量测试方法-201810254979.3
- 党学立;王雯;张静 - 榆林学院
- 2018-03-27 - 2018-08-24 - G11C29/08
- 本发明公开了一种SRAM存储模块读操作时序偏移量测试方法，包括FPGA电路，JTAG电路模块，时钟电路，按键电路，LCD显示电路，测试模块；其中，FPGA电路对电路进行系统控制；LCD显示电路，显示读出的测试数据，该电路的输入端接FPGA电路模块的输出端；按键电路，接收输入的信号，该电路的输出端接FPGA电路模块的输入端；测试模块的输出端接FPGA电路模块的输入端，测试模块的输入端接FPGA电路模块的输出端。本发明的有益效果是：时序参数调整方便；本方法采用7个按键，来进行时序参数的输入，通过这些按键的微调，能快速地测试出时序的偏移量，并实时显示在LCD上；外围电路少，调试灵活，可靠性高。
- 通过测试程序增加flash器件窗口的方法-201510607089.2
- 刘凯;张可钢;陈华伦;赵鹏;孙黎瑾 - 上海华虹宏力半导体制造有限公司
- 2015-09-22 - 2018-08-21 - G11C29/08
- 本发明公开了一种通过测试程序增加flash器件窗口的方法，包含：第1步，使用测试程序对所有晶圆上所有芯片进行VTP变化范围的测试；第2步，使用测试程序对所有晶圆上所有芯片进行VTE变化范围的测试；第3步，按照不同的VTE范围进行区间分组，将VTE变化范围落入某特定区间的芯片分入同一组；第4步，分别对不同的区间分组进行相应不同的参考电流调整或者不调整，重新读取新的参考电流值使所有分组的芯片的VTE值都向同一数值靠拢，分布收敛；第5步，重新使用新的参考电流值对所有芯片进行VTP变化范围的测试；第6步，重新使用新的参考电流值对所有芯片进行VTE变化范围的测试。本发明方法增加判断与调整步骤，提升flash器件窗口。
- 存储器的测试方法-201810209621.9
- 任栋梁;钱亮 - 上海华虹宏力半导体制造有限公司
- 2018-03-14 - 2018-07-31 - G11C29/08
- 本发明公开了一种存储器的测试方法，所述存储器具有n个测试项目，所述测试方法包括对测试项目i进行N次判断，其中，1≤i≤n，1≤N≤100，且i和N均为整数；当i小于n时，若对所述测试项目i的第N次判断结果为合格，则进入测试项目i+1的测试；当i等于n时，若对所述测试项目i的第N次判断结果为合格，则判断所述存储器为合格品；当N小于100时，若对所述测试项目i的第N次判断结果为失效，则进行对所述测试项目i的第N+1次判断；当N等于100时，若对所述测试项目i的第N次判断结果为失效，则判断所述存储器为不合格品。这样的测试方法可以大幅度提高测试稳定性，大大降低误判率，从而提高产品良率。
- 存储器测试方法-201510096247.2
- 罗斌;岳小兵;王玉龙;邵嘉阳;郝丹丹;季海英 - 上海华岭集成电路技术股份有限公司
- 2015-03-04 - 2018-07-20 - G11C29/08
- 本发明提供了一种存储器测试方法，包括以下步骤：测量被测存储器存储单元的扇区擦除时间，找到最小擦除时间；并用所述最小擦除时间对所述被测存储器进行擦写性能的测试，且在测试过程中分阶段测试所述被测存储器的存储数据电流。减少擦除测试所需要的时间；分阶段测试所述被测存储器存储单元的存储数据电流，形成所述存储单元的电流分布图，当所述被测存储器存储单元的存储数据电流异常时，则测试失败，立即停止测试，技术人员可以通过所述电流分布图分析出测试失败的原因，可以在保障所述被测存储器的存储单元擦写性能准确性的同时，缩短擦写性能测试的时间，确定测试失败的原因，提高测试效率，进而提高产能。
- 电子设备的存储器性能的测试方法及装置-201410265879.2
- 王颢 - 北京安兔兔科技有限公司
- 2014-06-13 - 2018-07-13 - G11C29/08
- 本发明实施例公开了一种电子设备的存储器性能的测试方法及装置。该方法包括：接收开始测试指令；响应开始测试指令，通过I/O接口向存储器写入预定测试量的数据，并确定通过I/O接口向所述存储器写入预定测试量的数据所消耗的第一总时间，其中，该预定测试量的数据以至少一个符合预定大小的文件的方式写入该存储器；在预定测试量的数据写入完毕后，通过I/O接口从存储器中读取已写入的数据；确定读取数据所消耗的第二总时间；依据第一总时间和第二总时间，确定存储器的性能结果。可见，本方案可以实现提高电子设备的存储器性能的测试准确性的目的。
- 具有参数的半导体存储器件和半导体系统及其测试方法-201310300302.6
- 秋新镐 - 爱思开海力士有限公司
- 2013-07-17 - 2018-07-03 - G11C29/08
- 半导体存储器件可以通过对内部产生的控制信号的相位与内部产生的时钟信号的相位进行比较的测试来有效地评估。具体地，如果经由所述测试内部数据选通信号IDQS的相位与内部时钟信号ICLK的相位同步，则数据选通信号DQS也可以与外部时钟信号CLK同步。因此，所述测试可以防止例如AC参数tDQSCK的某些重要参数在PVT（工艺、电压和温度变化）上超出可允许的范围。所述测试有助于保证半导体存储器件在读取模式下正确地操作。
- 一种闪存器件测试结构及其制造方法-201510490477.7
- 刘宪周 - 上海华虹宏力半导体制造有限公司
- 2015-08-11 - 2018-06-29 - G11C29/08
- 本发明提供一种闪存器件的测试结构及其制造方法，在第一金属互连层制造完成后就可以直接进行字线和控制栅极、字线与位线、位线与位线之间的桥接漏电测试，节约了现有技术中等待第二金属互连层、第三金属互连层的制作时间，同时第一金属互连层与有源区线、字线、控制栅极线之间的连接方式简化了第二金属互连层、第三金属互连层的互连结构，因此能够简化制程，降低失效分析所花费的时间和工艺成本。
- 专利分类
