[发明专利]FPGA配置存储器测试方法在审
| 申请号： | 201811590916.1 | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN109801664A | 公开（公告）日： | 2019-05-24 |
| 发明（设计）人： | 李小虎;王策;刘建明;张路;马天赐 | 申请（专利权）人： | 成都华微电子科技有限公司 |
| 主分类号： | G11C29/08 | 分类号： | G11C29/08;G11C29/56 |
| 代理公司： | 成都惠迪专利事务所(普通合伙) 51215 | 代理人： | 刘勋 |
| 地址： | 610000 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 施加 控制指令 存储器测试 功能测试 指令 集成电路技术 测试 存储器 擦除测试 参数设置 输出配置 校验测试 空测试 编程 输出 | ||
1.FPGA配置存储器测试方法，其特征在于，包括下述功能测试：
1)读ID测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个控制指令，控制指令参数设置为读ID指令，然后读取FPGA输出的ID数据，判断输出的ID数据是否满足要求；
2)擦除测试：仅施加JTAG_SIR_IDLE、JTAG_SIR_IRPAUSE、JTAG_SDR_IDLE、JTAG_SDR_IRPAUSE这4个控制指令，控制指令参数设置为擦除指令，然后判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态；
3)验空测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令，控制指令参数设置为验空指令，然后判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态；
4)编程输出配置测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令，控制指令参数设置为编程指令，并向FPGA输入编程地址和编程数据模板，然后判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态；
5)输出校验测试：仅施加JTAG_SIR_IDLE和JTAG_SDR_IDLE两个指令，控制指令参数设置为校验指令，并向FPGA输入编程地址和编程数据模板，判断FPGA的状态寄存器是否在指定的时间范围内输出正确状态且读取的数据是否正确。
2.FPGA配置存储器测试方法，其特征在于，每个JTAG操作均使用连续时钟。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都华微电子科技有限公司，未经成都华微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811590916.1/1.html，转载请声明来源钻瓜专利网。
