[发明专利]半导体结构及其形成方法在审
| 申请号： | 201810567937.5 | 申请日： | 2018-06-05 |
| 公开（公告）号： | CN110571192A | 公开（公告）日： | 2019-12-13 |
| 发明（设计）人： | 张焕云;吴健 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L27/088;H01L29/775;B82Y10/00 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 徐文欣;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构及其形成方法，其中，形成方法包括：提供基底，所述基底包括第一区和第二区；在所述第一区基底表面形成第一纳米线；在所述第二区基底表面形成第二纳米线，所述第二纳米线的直径大于第一纳米线的直径；形成环绕第一纳米线的第一栅极层；形成环绕第二纳米线的第二栅极层。所述方法能够同时提高第一区和第二区器件的性能。 | ||
| 搜索关键词： | 纳米线 第一区 基底表面 栅极层 基底 环绕 半导体结构 | ||
【主权项】：
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括第一区和第二区；/n在所述第一区基底表面形成第一纳米线；/n在所述第二区基底表面形成第二纳米线，所述第二纳米线的直径大于第一纳米线的直径；/n形成环绕第一纳米线的第一栅极层；/n形成环绕第二纳米线的第二栅极层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810567937.5/，转载请声明来源钻瓜专利网。
- 上一篇：晶片的加工方法
- 下一篇：单扩散隔断结构的制造方法和半导体器件的制造方法
- 同类专利
- 半导体结构的形成方法-201910696415.X
- 刘中伟;柯宇伦;邱意为 - 台湾积体电路制造股份有限公司
- 2019-07-30 - 2020-02-11 - H01L21/8234
- 本公开提供半导体结构的形成方法。本公开提供多层内连线系统中的金属间介电层，其采用的低介电常数的介电材料与其化学与物理特性的形成方法。此处所述的沉积技术包括等离子体辅助化学气相沉积、等离子体辅助原子层沉积、与原子层沉积工艺，其前驱物如四乙氧基硅烷及二乙氧基甲基硅烷可提供必要的氧原子，而可不采用氧气作为反应物之一。所述的沉积技术可还包含采用氧气的等离子体辅助化学气相沉积、等离子体辅助原子层沉积、与原子层沉积，其采用的前驱物可含有埋置的硅‑氧‑硅键如(CH
- 一种半导体器件以及制备方法、电子装置-201610018229.7
- 由云鹏;刘辉;孟令成 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-01-12 - 2020-02-11 - H01L21/8234
- 本发明涉及一种半导体器件以及制备方法、电子装置。所述方法包括：步骤S1：提供半导体衬底，半导体衬底包括高压器件区域和低压器件区域，在高压器件区域上形成有图案化的高压栅极氧化物层；步骤S2：在低压器件区域上和高压栅极氧化物层的两侧形成低压栅极氧化物层；步骤S3：在低压栅极氧化物层上形成低压栅极结构及其间隙壁，同时形成高压栅极结构及其间隙壁，其中在高压器件区域中所述间隙壁和高压栅极结构的关键尺寸之和等于高压栅极氧化物层的关键尺寸；步骤S4：在所述高压器件区域和所述低压器件区域形成金属硅化物阻挡层并图案化；步骤S5：去除露出的所述低压栅极氧化物层；步骤S6：在所述区域和所述高压栅极结构上形成自对准硅化物。
- 半导体结构及形成方法-201610407346.2
- 周飞;洪中山 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-06-12 - 2020-02-07 - H01L21/8234
- 一种半导体结构及形成方法，包括：提供衬底；形成位于衬底表面的多个鳍部；填充隔离层，位于第一区衬底表面的隔离层为第一隔离层，位于第二区衬底表面的隔离层为第二隔离层；去除第二区衬底表面的鳍部以及第二隔离层形成开口；对开口的侧壁进行抗氧化处理；在开口中形成隔离结构。本发明在去除第二区衬底表面的鳍部以及第二隔离层形成开口之后，对开口的侧壁进行抗氧化处理，形成覆盖第一隔离层侧壁的抗氧化层。抗氧化层能够与氧反应，从而实现对氧原子的吸收。所以，抗氧化层的形成，能够有效阻止氧原子的扩散，减少氧原子与鳍部的接触，降低其不备氧化的可能，能够有效提高半导体结构中鳍部的均匀性。
- 一种与堆叠纳米线或片兼容的输入输出器件及制备方法-201911028106.1
- 李永亮;杨红;程晓红;王晓磊;马雪丽;王文武 - 中国科学院微电子研究所
- 2019-10-28 - 2020-01-31 - H01L21/8234
- 本发明提供一种与堆叠纳米线或片兼容的输入输出器件的制备方法，包括，在衬底上形成由牺牲层和第一外延层组成的叠层；去除第二区域的叠层后填充第二外延层；经过刻蚀在第一区域和第二区域分别形成第一鳍部和第二鳍部；在第一鳍部和第二鳍部同时形成第一伪栅和第二伪栅及侧墙；去除第一伪栅及被第一伪栅覆盖的第一鳍部中的牺牲层，形成堆叠纳米线或片；去除第二伪栅，在堆叠纳米线或片和被第二伪栅覆盖的第二鳍部分别淀积栅介质层和金属栅层。本发明还提供一种与堆叠纳米线或片兼容的输入输出器件。解决了两根纳米线或片之间很难填入金属栅，即使部分金属栅填入，输入输出器件电学性能仍会较差的问题。
- 半导体装置及其制造方法-201610018952.5
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-01-13 - 2020-01-31 - H01L21/8234
- 本发明公开了半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，该衬底结构包括：衬底、位于衬底上的一个或多个鳍片、以及在各鳍片上的硬掩模；在衬底结构上沉积绝缘层以覆盖所述一个或多个鳍片以及其上的硬掩模；对绝缘层进行回蚀刻，以使得所述一个或多个鳍片上的硬掩模露出；去除硬掩模；在去除硬掩模之后，对衬底结构执行氟离子注入，以将氟离子注入到所述一个或多个鳍片的顶部。由于氟离子注入到鳍片的顶部，从而可以很好地钝化鳍片顶部区域的悬挂键，从而可以提高器件的可靠性。
- 半导体结构及其形成方法-201910973259.7
- 余兴;蒋维楠 - 芯盟科技有限公司;浙江清华长三角研究院
- 2019-10-14 - 2020-01-17 - H01L21/8234
- 一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，所述衬底上具有鳍部，所述鳍部包括第一区以及分别位于第一区两侧的第二区和第三区，所述第一区、第二区和第三区沿所述鳍部延伸方向排布；在所述第一区内形成凹槽，所述凹槽沿垂直于所述鳍部延伸方向贯穿所述鳍部；在所述凹槽内形成隔离层，所述隔离层还位于所述第二区的部分顶部表面和所述第三区的部分顶部表面；在所述鳍部的第二区内和所述鳍部的第三区内形成外延层，所述外延层分别位于所述隔离层两侧且所述外延层与所述隔离层相邻。本发明的形成方法可以得到完全填充所述鳍部的第一区的凹槽的隔离层，从而能提高隔离层的隔离性能，进而改善所形成的半导体结构的性能。
- 半导体元件的制造方法-201610993734.3
- 潘婉君;洪伟伦;陈盈淙 - 台湾积体电路制造股份有限公司
- 2016-11-11 - 2020-01-17 - H01L21/8234
- 本揭露是关于制造半导体的方法。方法包含提供一前置物，具有基板以及位于基板上的多个凸出部，凸出部之间安插有多个沟槽。在凸出部上沉积第一介电层并填补沟槽，第一介电层具有第一硬度。使用氧化剂处理第一介电层。对第一介电层执行化学机械研磨制程。
- 半导体器件-201910601851.4
- 朴钟昊;金完敦;金元洪;白贤浚;李炳训;任廷爀;玄尚镇 - 三星电子株式会社
- 2019-07-04 - 2020-01-14 - H01L21/8234
- 一种半导体器件包括：第一晶体管，包括衬底上的第一栅堆叠；以及第二晶体管，包括衬底上的第二栅堆叠，其中第一栅堆叠包括设置在衬底上的第一铁电材料层、设置在第一铁电材料层上的第一功函数层和设置在第一功函数层上的第一上栅电极，其中第二栅堆叠包括设置在衬底上的第二铁电材料层、设置在第二铁电材料层上的第二功函数层和设置在第二功函数层上的第二上栅电极，其中第一功函数层包括与第二功函数层相同的材料，以及其中第一栅堆叠的有效功函数不同于第二栅堆叠的有效功函数。
- 制作半导体装置的方法-201910198489.0
- 蔡俊雄;彭成毅;王盈斌;游国丰;林大文;沙哈吉·B·摩尔;陈建豪 - 台湾积体电路制造股份有限公司
- 2019-03-15 - 2020-01-07 - H01L21/8234
- 本公开提供了一种制作半导体装置的方法，该方法与结构以用于掺杂p型金属氧化物半导体及/或n型金属氧化物半导体鳍状场效晶体管装置的源极/漏极区。在一些实施例中，方法包括：提供基板，其包括自基板延伸的鳍状物。在一些例子中，鳍状物包括通道区，多个源极/漏极区与通道区相邻并位于通道区的两侧上，栅极结构位于通道区上，以及主要间隔物位于栅极结构的侧壁上。在一些实施例中，形成多个接点开口，以提供通路至源极/漏极区，其中形成接点开口的步骤可蚀刻主要间隔物的一部分。在形成接点开口之后，可进行间隔物沉积与蚀刻工艺。在一些例子中，在进行间隔物沉积与蚀刻工艺之后，形成硅化物层于源极/漏极区上并接触源极/漏极区。
- 集成电路结构的形成方法-201910298757.6
- 林杰峯;叶震亚;林志勇 - 台湾积体电路制造股份有限公司
- 2019-04-15 - 2020-01-07 - H01L21/8234
- 本公开实施例提供了一种集成电路结构的形成方法包括接收半导体基板，其包括集成电路单元，与围绕集成电路单元的井连接单元；形成多个第一鳍状主动区于井连接单元中，并形成多个第二鳍状主动区于集成电路单元中；形成硬遮罩于井连接单元中，其中硬遮罩包括多个开口，且开口定义井连接单元的第一鳍状主动区上的多个第一源极/漏极区；形成多个栅极堆叠于集成电路单元中的第二鳍状主动区上，而不形成栅极堆叠于井连接单元中，其中栅极堆叠定义第二鳍状主动区上的多个第二源极/漏极区；外延成长多个第一源极/漏极结构于第一源极/漏极区中，并采用硬遮罩以限制外延成长；以及形成多个接点，且接点着陆于井连接单元中的第一源极/漏极结构上。
- 半导体装置的形成方法-201910440377.1
- 林哲宇;陈建鸿;萧文助 - 台湾积体电路制造股份有限公司
- 2019-05-24 - 2020-01-07 - H01L21/8234
- 在一实施例中，装置包括：基板；第一半导体层，自基板延伸，且第一半导体层包括硅；第二半导体层，位于第一半导体层上，且第二半导体层包括硅锗，其中第二半导体层的边缘部分具有第一锗浓度，第二半导体层的中心部分具有第二锗浓度，第二锗浓度小于第一锗浓度，且第二半导体层的边缘部分包括第二半导体层的侧部与上表面；栅极堆叠，位于第二半导体层上；轻掺杂源极/漏极区，位于第二半导体层中，且轻掺杂源极/漏极区与栅极堆叠相邻；以及源极与漏极区，延伸至轻掺杂源极/漏极区中。
- 使用牺牲源极/漏极层的增大的晶体管源极/漏极接触面积-201910457277.X
- D·M·克鲁姆;B·古哈;W·许;S·M·塞亚;T·加尼 - 英特尔公司
- 2019-05-29 - 2020-01-07 - H01L21/8234
- 本文提供了使用牺牲S/D层的包括增大的晶体管源极/漏极(S/D)接触面积的集成电路结构。在该S/D材料的外延生长之前，将包括与S/D材料不同的材料的牺牲层沉积到S/D沟槽中，使得牺牲层充当S/D材料下方的空间占位器。在S/D触点处理期间，可以相对于S/D材料选择性地蚀刻牺牲层以至少部分地去除牺牲层，在S/D材料下方留下用于触点金属填充的空间。在一些情况下，触点金属也位于S/D材料的部分之间。在一些情况下，触点金属环绕epi S/D，例如当采用S/D区域任一侧上的电介质壁结构时。通过增大S/D接触面积，减小了接触电阻，从而改善了晶体管器件的性能。
- 在氧化物衬底上的FinFET沟道和相关方法-201510851598.X
- 江国诚;蔡庆威;梁英强 - 台湾积体电路制造股份有限公司
- 2015-11-27 - 2020-01-07 - H01L21/8234
- 本发明涉及在氧化物衬底上的FinFET沟道和相关方法。本发明提供一种用于制造半导体组件的方法，所述组件具有基本上为零掺杂剂的沟道区域，所述方法包含从衬底处形成多个鳍。在各种实施例中，多个鳍中的每一个包含：衬底的一部分，在所述衬底部分上的第一磊晶层的一部分，和在第一磊晶层的所述部分上的第二磊晶层的一部分。氧化所述多个鳍中的每一个的所述第一磊晶层的所述部分，并且在所述多个鳍中的每一个之上形成衬垫层。然后，形成邻接于所述衬垫层的凹陷的隔离区。在其后，可蚀刻所述衬垫层，以暴露残余材料部分，所述残余材料部分邻接于所述多个鳍中的每一个的所述第二磊晶层的所述部分的底部，和移除所述残余材料部分。
- 半导体结构及其形成方法-201810670328.2
- 周飞 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2018-06-26 - 2020-01-03 - H01L21/8234
- 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底表面具有鳍部和隔离结构，所述隔离结构的顶部低于鳍部的顶部，且覆盖鳍部的部分侧壁；在所述隔离结构的顶部表面形成保护层；形成所述保护层之后，在所述鳍部底部掺入掺杂离子。所述方法形成的器件性能较好。
- 用于改进层间介电层形貌的方法-201910211341.6
- 苏冠玮;黄俊育;林志勋;谢炳邦 - 台湾积体电路制造股份有限公司
- 2019-03-20 - 2020-01-03 - H01L21/8234
- 本文公开了用于改进层间介电(ILD)层形貌的方法和产生的集成电路器件。示例性方法包括在晶圆的第一区域上方形成具有第一厚度的第一接触蚀刻停止层，在晶圆的第二区域上方形成具有第二厚度的第二接触蚀刻停止层，并且在第一接触蚀刻停止层和第二接触蚀刻停止层上方形成ILD层。在第一区域和第二区域之间存在第一形貌变化。第二厚度与第一厚度不同，以实现小于第一形貌变化的第二形貌变化。第一形貌变化可以由设置在第一区域中的晶圆上方的第一栅极结构与设置在第二区域中的晶圆上方的第二栅极结构之间的高度差引起。本发明的实施例还涉及用于改进层间介电层形貌的方法。
- 制作集成电路结构的方法-201910327232.0
- 詹易叡;林含谕;林立德;林斌彦 - 台湾积体电路制造股份有限公司
- 2019-04-23 - 2020-01-03 - H01L21/8234
- 本发明实施例涉及制作集成电路结构的方法。方法包括形成栅极间隔物于半导体基板上的虚置栅极结构的多个侧壁上；对栅极间隔物进行第一布植工艺，其中第一布植工艺包括以硅原子轰击栅极间隔物的上侧部分；在进行第一布植工艺之后，对栅极间隔物的上侧部分进行第二布植工艺，其中第二布植工艺包括以碳原子轰击栅极间隔物的上侧部分；以及在进行第二布植工艺之后，将虚置栅极结构取代为高介电常数的栅极介电层与金属栅极结构，其中将虚置栅极结构取代为高介电常数的栅极介电层与金属栅极结构的步骤包括形成层间介电层。
- 半导体结构及其制造方法-201511024383.7
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-30 - 2020-01-03 - H01L21/8234
- 一种半导体结构及其制造方法，所述方法包括：形成包括第一区域和第二区域的衬底；在第一区域形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层，在第二区域形成第二伪栅结构，包括第二伪栅氧化层和第二伪栅电极层；在衬底表面形成介质层；去除第一伪栅电极层并在介质层内形成第一开口；在第一开口侧壁形成侧壁保护层；去除第一伪栅氧化层后在第一开口底部形成第一栅氧化层；去除第二伪栅结构；分别在第一区域、第二区域形成第一栅极结构和第二栅极结构。本发明通过形成侧壁保护层，防止第一开口侧壁的材料层因形成第一栅氧化层的氧化工艺而被氧化，从而提高第一栅极结构的质量，进而提高半导体器件的电学性能。
- 半导体结构及其形成方法-201810659940.X
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-06-25 - 2019-12-31 - H01L21/8234
- 一种半导体结构及其形成方法，形成方法包括：提供基底，包括器件区和隔离区，器件区和隔离区的基底上形成有栅极结构，栅极结构的顶部形成有保护层，且栅极结构露出的基底上形成有层间介质层，层间介质层覆盖栅极结构的侧壁；依次去除隔离区的保护层和栅极结构，且还去除隔离区部分厚度的基底，隔离区的层间介质层和剩余基底围成沟槽；在沟槽内形成隔离层。本发明在栅极结构的顶部形成保护层，在沟槽内形成隔离层的工艺过程中，保护层对栅极结构顶部起到保护作用，防止栅极结构受到损耗，相应还有利于提高栅极结构的高度均一性，进而改善器件性能以及性能均一性。
- 金属栅极的形成方法-201910842011.7
- 钮锋 - 上海华力集成电路制造有限公司
- 2019-09-06 - 2019-12-31 - H01L21/8234
- 本发明公开了一种金属栅极的形成方法，在NMOS的TiAl沉积后，增加一次回刻工艺，刻蚀掉金属栅极顶部功函数层，形成一个喇叭口形状，从而增大后续栅极金属填充的工艺窗口，降低金属栅极填充的缺陷，提高可靠性。
- 一种半导体器件及其制作方法、电子装置-201510669891.4
- 禹国宾 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-10-13 - 2019-12-31 - H01L21/8234
- 本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成隔离结构，所述隔离结构将所述半导体衬底分为I/O区域和内核区域；在所述半导体衬底上形成虚拟氧化层；去除所述I/O区域上的虚拟氧化层；在所述I/O区域形成氮化物层；氧化所述氮化物层形成第一栅极氧化层；去除所述内核区域的虚拟氧化层，并在所述内核区域上形成第二栅极氧化层。本发明提出的半导体器件的制作方法在一方面使受界面氮影响较小的I/O继续使用氮氧化硅作为界面层来获得良好的等效氧化层厚度，另一方面，在受界面氮影响较大的内核区域，使用氧化硅作为界面层，从而克服界面氮的影响，以提高半导体器件/集成电路的性能。
- 半导体结构的形成方法-201510904219.9
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-09 - 2019-12-31 - H01L21/8234
- 一种半导体结构的形成方法，包括：形成基底，基底包括核心区和外围区，基底的核心区和外围区表面均包括鳍部以及位于鳍部之间的隔离结构，隔离结构的顶部表面低于鳍部的顶部表面；形成覆盖外围区鳍部侧壁的侧墙；向核心区和外围区的隔离结构内注入防穿通离子，防穿通离子扩散进入鳍部，在鳍部内形成防穿通层；进行退火工艺处理，以激活防穿通层。本发明通过在外围区鳍部侧壁形成侧墙，使外围区防穿通离子注入位置远离外围区鳍部，从而降低经扩散进入外围区鳍部底部的防扩散离子的浓度，降低外围区鳍部的防穿通层掺杂浓度，以提高所形成晶体管的性能，改善所形成半导体结构的性能和稳定性。
- 半导体元件-201920982076.7
- 詹益旺;童宇诚;黄永泰;林淯慈;夏勇 - 福建省晋华集成电路有限公司
- 2019-06-27 - 2019-12-31 - H01L21/8234
- 本实用新型公开了一种半导体元件，包括：包括多个有源区的半导体衬底，第一凹槽形成在有源区中并延伸到两侧的浅沟槽隔离中；各位线包括由底部导电材料层和顶部导电材料层形成的叠加结构；在第一凹槽中形成有由底部导电材料层组成的第一接触插塞，第一接触插塞的两侧面由位线的两侧面向下延伸而成；在第一接触插塞的第一侧的第一凹槽中形成有第一子凹槽，在第一子凹槽的底部的有源区中分别形成有第三子凹槽，第三子凹槽的底部表面低于有源区的顶部表面。本实用新型公开了一种半导体元件的制造方法。本实用新型能防止位线接触插塞的导电材料层刻蚀不干净所产生的漏电，提高产品的良率。
- 启用间隔物的多晶硅栅极-201480014880.6
- 保罗·菲思特 - 密克罗奇普技术公司
- 2014-03-01 - 2019-12-27 - H01L21/8234
- 一种间隔物蚀刻工艺，其产生用于与绝缘栅极晶体管一起使用的绝缘栅极的超窄多晶硅与栅极氧化物。使用电介质及间隔物薄膜沉积技术来形成窄沟道。从所述电介质移除所述间隔物薄膜，其中在所述电介质中形成窄沟道。在暴露于这些窄沟道底部的半导体衬底的部分上生长绝缘栅极氧化物(230a‑230d)。接着，使用多晶硅(232)来填充所述窄沟道。从所述半导体衬底的面移除所述电介质，仅留下所述十分窄的栅极氧化物及所述多晶硅。将所述十分窄的栅极氧化物及所述多晶硅分开成用于所述绝缘栅极晶体管的绝缘栅极。
- 半导体结构及其形成方法-201810567937.5
- 张焕云;吴健 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-06-05 - 2019-12-13 - H01L21/8234
- 一种半导体结构及其形成方法，其中，形成方法包括：提供基底，所述基底包括第一区和第二区；在所述第一区基底表面形成第一纳米线；在所述第二区基底表面形成第二纳米线，所述第二纳米线的直径大于第一纳米线的直径；形成环绕第一纳米线的第一栅极层；形成环绕第二纳米线的第二栅极层。所述方法能够同时提高第一区和第二区器件的性能。
- 用于半导体工艺的方法-201910085479.6
- 余德伟;陈建豪;梁品筑;杨仪辰 - 台湾积体电路制造股份有限公司
- 2019-01-29 - 2019-12-10 - H01L21/8234
- 一种用于半导体工艺的方法，此处所述的实施例一般关于形成栅极层于高深宽比的沟槽中的方法，其采用循环沉积‑处理工艺。在一实施例中，方法包括对具有至少一结构的基板表面进行膜沉积工艺以形成顺应膜，且顺应膜形成于结构的下表面上并沿着结构的多个侧壁表面；对基板表面进行处理工艺，以形成个别的卤素表面层或个别的卤素封端层于侧壁表面的个别上侧部分上的顺应膜上；以及按序重复进行膜沉积工艺与处理工艺，以将顺应膜填入结构。
- 半导体器件的制备方法-201510102667.7
- 李伟;郝龙;金炎;王德进 - 无锡华润上华科技有限公司
- 2015-03-09 - 2019-12-10 - H01L21/8234
- 本发明涉及一种半导体器件的制备方法，包括以下步骤：提供半导体基底，半导体基底包括高压器件区和低压器件区；形成第一栅氧化层和第二栅氧化层；第一栅氧化层的厚度大于第二栅氧化层的厚度；在第一栅氧化层和第二栅氧化层的表面分别形成第一多晶硅栅和第二多晶硅栅；以第一多晶硅栅和第二多晶硅栅为掩膜刻蚀第一栅氧化层和第二栅氧化层，直至将第一栅氧化层的厚度刻蚀至目标厚度；形成侧墙结构并进行源漏极离子注入形成源漏极引出区。上述半导体器件的制备方法，刻蚀过程无需再增加单独的光刻工艺步骤来对高压器件区的第一栅氧化层进行减薄，简化了工艺步骤的同时也节省了一层光罩，降低了工艺成本。
- 鳍式晶体管的形成方法-201510993741.9
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-25 - 2019-12-03 - H01L21/8234
- 一种鳍式晶体管的形成方法，包括：提供具有P型区和N型区的衬底，P型区和N型区的衬底表面分别具有鳍部和隔离层；形成横跨P型区和N型区鳍部的栅极结构；在P型区栅极结构两侧的鳍部顶部形成第一外延层；在第一外延层表面形成具有锗离子的第一覆盖层，第一覆盖层内掺杂有P型离子；在N型区栅极结构两侧的鳍部顶部形成第二外延层；在第二外延层表面形成具有锗离子的第二覆盖层，第二覆盖层内掺杂有N型离子；至少在部分第一覆盖层和第二覆盖层表面形成硅化层，硅化层内具有钛离子；进行第一退火工艺，使第一覆盖层形成第一金属硅化层，使第二覆盖层形成第二金属硅化层。所形成的鳍式晶体管性能改善。
- 半导体器件的制备方法-201910808838.6
- 王骞;魏峥颖;孙昌 - 上海华力微电子有限公司
- 2019-08-29 - 2019-11-26 - H01L21/8234
- 本发明公开了一种半导体器件的制备方法，包括：提供基底，基底上形成有集成电路图形，集成电路图形包括若干个半导体器件以及用于将若干个半导体器件隔离的浅沟槽隔离结构，浅沟槽隔离结构顶部表面高于基底表面；对集成电路图形执行侧墙工艺步骤，以使若干个半导体器件的两侧的侧壁上形成第一侧墙结构，以及在高于基底表面的部分浅沟槽隔离结构的两侧的侧壁上形成第二侧墙结构；形成覆盖基底的保护氧化层；形成图案化的光刻胶层，以图案化的光刻胶层为掩膜对保护氧化层进行刻蚀，以在保护氧化层中形成一开口，开口底部暴露部分基底表面以及第二侧墙结构，去除图案化的光刻胶层；去除第二侧墙结构。本发明提高了半导体器件的电性连接性和可靠性。
- 用于具有栅极间隔件保护层的半导体器件的方法和结构-201610595143.0
- 吕志伟;李忠儒;陈海清;黄建桦;包天一 - 台湾积体电路制造股份有限公司
- 2016-07-26 - 2019-11-22 - H01L21/8234
- 本发明的实施例提供了一种形成半导体器件的方法，包括提供前体。该前体包括：衬底；位于衬底上方的栅极堆叠件；位于栅极堆叠件上方的第一介电层；位于栅极堆叠件的侧壁上和第一介电层的侧壁上的栅极间隔件；以及位于栅极堆叠件的相对侧上的源极和漏极(S/D)接触件。方法还包括开槽所述栅极间隔件以至少部分地暴露第一介电层的侧壁而不暴露栅极堆叠件的侧壁。方法还包括在栅极间隔件、第一介电层和S/D接触件上方形成间隔件保护层。本发明的实施例还提供了用于具有栅极间隔件保护层的半导体器件的方法和结构。
- 半导体结构及其制造方法-201611062012.2
- 张哲诚;巫柏奇;林志翰;曾鸿辉 - 台湾积体电路制造股份有限公司
- 2016-11-28 - 2019-11-15 - H01L21/8234
- 一种用于制造半导体结构的方法包括在衬底上形成多个伪半导体鳍。伪半导体鳍彼此邻近并且分组为多个鳍组。每次一组地凹进鳍组的伪半导体鳍。本发明实施例涉及半导体结构及其制造方法。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
