[实用新型]高可靠性沟槽型半导体MOS器件

摘要

本实用新型涉及一种高可靠性沟槽型半导体MOS器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂漏极区，位于所述漏极区上方的轻掺杂P型外延层；位于所述外延层上方的N掺杂阱层；相邻所述功率MOS器件单胞之间通过N掺杂阱层隔离，相邻功率MOS器件单胞之间的N掺杂阱层内具有一P掺杂深阱部；一P掺杂弧形区位于N掺杂阱层上部且位于沟槽周边，所述金属连线与绝缘介质层之间设置有一WSi₂层。本实用新型高可靠性沟槽型半导体MOS器件加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时，使电场曲线趋于平缓，改善了漏电流的增加程度。

主权项

1.一种高可靠性沟槽型半导体MOS器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂漏极区（1），位于所述重掺杂P掺杂漏极区（1）上方的轻掺杂P型外延层（2）；位于所述轻掺杂P型外延层（2）上方的N掺杂阱层（3）；位于所述N掺杂阱层（3）并伸入所述轻掺杂P型外延层（2）的沟槽（4）；在所述N掺杂阱层（3）上部且在所述沟槽（4）四周形成具有P掺杂源极区（6），所述沟槽（4）内设有一个栅极导电多晶硅（7）和一个屏蔽栅导电多晶硅（8），屏蔽栅导电多晶硅（8）位于栅极导电多晶硅（7）下方；所述栅极导电多晶硅（7）两侧与沟槽（4）内壁之间设有绝缘栅氧化层（5）；所述屏蔽栅导电多晶硅（8）两侧及底部均由屏蔽栅氧化层（9）包围，所述栅极导电多晶硅（7）与屏蔽栅导电多晶硅（8）由导电多晶硅间绝缘介质层（11）隔开，相邻所述功率MOS器件单胞之间通过N掺杂阱层（3）隔离；其特征在于：一P掺杂弧形区（14）位于N掺杂阱层（3）上部且位于沟槽（4）周边；所述沟槽（4）顶部淀积有绝缘介质层（11），并在位于栅极导电多晶硅（7）上方和P掺杂源极区（6）上方的绝缘介质层（11）分别开孔，在孔内设有金属连线（12），分别实现栅极导电多晶硅（7）和P掺杂源极区（6）电性连接，所述金属连线（12）与绝缘介质层（11）之间设置有一WSi2层（15）；相邻所述功率MOS器件单胞之间的N掺杂阱层（3）内具有一P掺杂深阱部（13），此P掺杂深阱部（13）的上端延伸至N掺杂阱层（3）的上表面，所述P掺杂深阱部（13）的下端延伸至轻掺杂P型外延层（2）的下部区域，所述P掺杂深阱部（13）的深度与沟槽（4）的深度比例为10：（4~6）。