[发明专利]一种低压槽栅超结MOS器件在审
| 申请号： | 201711490285.1 | 申请日： | 2017-12-30 |
| 公开（公告）号： | CN109994550A | 公开（公告）日： | 2019-07-09 |
| 发明（设计）人： | 李泽宏;王为;谢驰 | 申请（专利权）人： | 贵州恒芯微电子科技有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/40;H01L29/06;H01L21/336 |
| 代理公司： | 贵阳中新专利商标事务所 52100 | 代理人： | 刘楠 |
| 地址： | 550000 贵州省贵阳市国家高新技术产*** | 国省代码： | 贵州;52 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出的一种低压槽栅超结MOS器件，通过第一次外延后的离子注入和第二次外延后离子反扩形成埋层，并与槽栅刻蚀后的离子注入掺杂层相连形成P柱，从而与外延层形成P/N柱交替的超结结构。本发明提出的器件结构相较传统Trench MOS器件具有更高的击穿电压、更低的比导通电阻，且深槽刻蚀后的离子注入掺杂层对沟槽栅氧化层具有缓解电场作用，提高栅氧化层可靠性。本发明超结MOS结构制造工艺简便，与传统Trench MOS器件工艺兼容，只增加两次离子注入，克服了当前超结器件制造流程繁琐，成本高昂的缺点。 | ||
| 搜索关键词： | 离子 超结 掺杂层 低压槽 刻蚀 比导通电阻 超结结构 超结器件 电场作用 工艺兼容 击穿电压 器件结构 栅氧化层 制造工艺 沟槽栅 交替的 外延层 氧化层 槽栅 埋层 深槽 缓解 制造 | ||
【主权项】：
1.一种低压槽栅超结MOS器件，其特征在于：包括金属化漏端电极（1）、N+衬底（2）、位于N+衬底（2）上方的N‑外延层（5），外延时通过一次离子注入并反扩形成埋层（3），刻蚀完深槽后离子注入形成的掺杂层（4），热生长的栅氧化层（6）和淀积的重掺杂多晶硅（7），所述N‑外延层上部两侧为P型体区（8），所述P型体区（8）中设置有相互独立的N+源区（9），淀积的硼磷硅玻璃（10）和上表面金属化源极（11）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于贵州恒芯微电子科技有限公司，未经贵州恒芯微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711490285.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其形成方法
- 下一篇：高压MOS器件
- 同类专利
- 专利分类
