[发明专利]半导体存储器件结构及其制作方法

摘要

本发明提供一种半导体存储器件结构及其制作方法，存储器件结构包括半导体衬底、字线结构及接触结构，半导体衬底包括有源区及沟槽隔离结构，字线结构形成于所述导体衬底中与有源区交叉，任一字线结构的一端具有长端尾部，其另一端具有短端尾部，且相邻的两所述字线结构的长端尾部与短端尾部呈交错排布，接触结构形成于字线结构的长端尾部，以实现字线结构的电引出。本发明通过对字线沟槽的掩膜设计，制备出尾部呈长短错落排布的字线结构，不需要增大接触结构整体区域所占面积，便可增大接触结构的制作窗口，避免接触结构导致的相邻字线结构的短路。本发明不需要对字线结构的尾部做弯曲处理，降低了工艺复杂性并降低了接触结构的定位难度。

主权项

一种半导体存储器件结构的制作方法，其特征在于，所述制作方法包括：1)提供一半导体衬底，所述半导体衬底包括有源区及沟槽隔离结构，所述有源区由所述沟槽隔离结构隔离；2)形成字线沟槽掩膜层于所述半导体衬底表面，所述字线沟槽掩膜层具有间隔排列的字线沟槽窗口，所述字线沟槽窗口与所述有源区交叉；3)形成边界图形掩膜层于所述字线沟槽掩膜层上，所述边界图形掩膜层具有覆盖于所述字线沟槽掩膜层的第一端的第一边界掩膜层及覆盖于所述字线沟槽掩膜层的第二端的第二边界掩膜层，所述第一边界掩膜层与所述第二边界掩膜层具有相间排列的凸出部，每个所述凸出部覆盖一所述字线沟槽窗口的尾部，且每相邻的两个所述凸出部之间显露一所述字线沟槽窗口，所述第一边界掩膜层的凸出部与所述第二边界掩膜层的凸出部呈交错排列；4)基于所述字线沟槽掩膜层、所述第一边界掩膜层及所述第二边界掩膜层刻蚀所述半导体衬底，以于所述半导体衬底中形成相互独立的字线沟槽；5)基于所述字线沟槽制作字线结构，相对于所述有源区的配置数组区，任一所述字线结构具有长端尾部及短端尾部，且相邻的两所述字线结构的所述长端尾部与所述短端尾部呈长短交错排布；以及6)于所述字线结构的所述长端尾部制作接触结构，以实现所述字线结构的电引出。