[发明专利]一种电子熔丝烧写方法、终端及计算机可读存储介质在审
| 申请号： | 201710379951.8 | 申请日： | 2017-05-25 |
| 公开（公告）号： | CN107204206A | 公开（公告）日： | 2017-09-26 |
| 发明（设计）人： | 曾顺兵 | 申请（专利权）人： | 深圳市金立通信设备有限公司 |
| 主分类号： | G11C17/18 | 分类号： | G11C17/18;G11C17/16 |
| 代理公司： | 深圳市精英专利事务所44242 | 代理人： | 林燕云 |
| 地址： | 518000 广东省深圳市福田区深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供了一种电子熔丝烧写方法、终端及计算机可读存储介质。所述方法包括读取并解析预设的电子熔丝分区中的电子熔丝数据；判断所述电子熔丝数据对应的密钥哈希值是否与预设的密钥哈希值相匹配；若所述电子熔丝密钥哈希值与所述预设的密钥哈希值相匹配，将所述电子熔丝密钥哈希值烧写进所述电子熔丝。实施本发明实施例，可快速完成对当前终端的电子熔丝的烧写操作，简化了操作步骤，降低了操作时长及生产成本。 | ||
| 搜索关键词： | 一种 电子 熔丝烧写 方法 终端 计算机 可读 存储 介质 | ||
【主权项】：
一种电子熔丝烧写方法，其特征在于，所述方法包括：读取并解析预设的电子熔丝分区中的电子熔丝数据；判断所述电子熔丝数据对应的密钥哈希值是否与预设的密钥哈希值相匹配；若所述电子熔丝密钥哈希值与预设的密钥哈希值相匹配，将所述电子熔丝密钥哈希值烧写进所述电子熔丝。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市金立通信设备有限公司，未经深圳市金立通信设备有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710379951.8/，转载请声明来源钻瓜专利网。
- 上一篇：数字万用表
- 下一篇：灯泡（蜡烛泡LSS‑SJ1063)
- 同类专利
- 一种手动式PROM数据固化装置-201611135998.1
- 齐迪;张超;张耕;李璐;潘帅 - 中国航空工业集团公司洛阳电光设备研究所
- 2016-12-12 - 2019-10-25 - G11C17/18
- 本发明提出一种手动式PROM数据固化装置，属于电子技术领域，包括启动电路U1、地址产生电路U2、电压产生电路U3、数据固化电路U4、数据读电路U5。该装置能够用手控制将数据一个一个的固化到指定的PROM存储单元中，也可以从PROM指定的存储单元用手控制将数据一个一个的读出。本发明具有简单、实用、体积小、重量轻，成本低、便于携带的优点，使用本发明可对机载电子产品中的PROM进行数据固化，也可进行数据检测。
- 一次编程非易失性存储器及其读取感测方法-201510385655.X
- 陈勇叡;黄志豪 - 力旺电子股份有限公司
- 2015-06-30 - 2019-10-18 - G11C17/18
- 本发明涉及一种一次编程非易失性存储器及其读取感测方法。该一次编程非易失性存储器中具有一存储器阵列，连接至多条位线。该读取方法包括下列步骤：将所述位线预充电至一预充电电压；由该存储器阵列中决定一选定存储单元，其中该选定存储单元连接至所述位线中的一第一位线；将该选定存储单元所对应的该第一位线连接至该数据线，并将该数据线放电至一重置电压；接收该选定存储单元所输出的一存储单元电流，使得该数据线上的一电压电平由该重置电压开始变化；以及根据一比较电压以及该数据线上的该电压电平产生一输出信号。
- 只读存储器及其数据读取方法-201610191833.X
- 潘炯 - 上海华虹宏力半导体制造有限公司
- 2016-03-30 - 2019-10-11 - G11C17/18
- 本发明公开了一种只读存储器，包括：存储阵列，多位输出模块和中央控制逻辑电路；各位输出模块为校验位输出模块和非校验位输出模块中的一个；中央控制逻辑电路设置有校验位模块控制信号，校验位模块控制信号输入到各校验位输出模块中且其值根据是否需要输出校验位进行设置；只读存储器在工作模式时，各非校验位输出模块都处于工作模式，当只读存储器需要输出校验位数据时校验位控制信号使各校验位输出模块都处于工作模式，当只读存储器不需要输出校验位数据时，校验位控制信号使各校验位输出模块都处于待机模式。本发明还公开了一种只读存储器的数据读取方法。本发明能降低功耗。
- 半导体器件及其操作方法以及包括其的半导体修复系统-201410853017.1
- 赵善基;孔龙镐 - 爱思开海力士有限公司
- 2014-12-31 - 2019-09-27 - G11C17/18
- 本发明涉及一种半导体器件，该半导体器件包括：多个熔丝阵列，每个熔丝阵列包括多个熔丝；选择块，其响应于修复代码的一组位的值在多个熔丝阵列中选择一个熔丝阵列；代码对齐块，其对齐除了修复代码的一组位以外的修复代码的位的配置，其中对齐配置基于在选择块中选择的熔丝阵列而变化；以及操作块，其响应于修复命令和代码对齐块的输出代码而控制由选择块选择的熔丝阵列的操作。
- 用于非易失性存储器的冗余系统-201580011531.3
- 沃德克·库尔贾诺韦茨;穆拉德·阿布达特 - 新思科技股份有限公司
- 2015-01-22 - 2019-08-27 - G11C17/18
- 描述了一种用于非易失性存储器(NVM)的冗余方案。该冗余方案提供用于在非易失性存储器中使用缺陷单元以提高成品率的手段。算法基于当在单元组中检测到缺陷单元时，针对将要被编程至单元组的数据将编程数据反相。缺陷单元被偏置为逻辑状态“1”或“0”，其被有效地预设以存储其偏置逻辑状态。待被存储在缺陷单元中的、具有与该单元的偏置逻辑状态互补的逻辑状态的数据位导致编程数据被反相并且被编程。反相状态位被编程，以指示编程数据的反相后的状态。在读取期间，反相状态位使得已存储的数据将被重新反相为其原始的编程数据状态。
- OTP寄存器中的芯片标识符读写方法-201310513218.2
- 李林;仲亚东;夏建明 - 上海华力创通半导体有限公司
- 2013-10-25 - 2019-06-28 - G11C17/18
- 本发明涉及读写方法，公开了一种一次性编程OTP寄存器中的芯片标识符读写方法。本发明中将待写入到一次性编程OTP寄存器中的芯片标识符通过系统接口接收并保存在临时寄存器中，系统获取所述芯片标识符后会自动销毁之前保存的数据，之后对获取的芯片标识符进行安全散列算法SHA的运算加密，再将该加密后的芯片标识符写入到OTP寄存器中的设定地址内，在从OTP寄存器中读出芯片标识符时，再对上述加密后的芯片标识符进行SHA运算加密，最后用户得到经过两次加密后的芯片标识符。与现有技术相比，本发明中显示给用户的芯片标识符经过两次加密处理，因SHA的运算过程单向不可逆，即使是黑客也很难逆向推断出OTP寄存器里面真实保存的芯片标识符。
- 一种电压切换电路-201821935932.5
- 山永启;周骏;王龙峰;张潭;姚评 - 四川知微传感技术有限公司
- 2018-11-22 - 2019-06-18 - G11C17/18
- 本实用新型公开了一种电压切换电路，所述切换电路包括：高电平选择电路、开关控制电路、第一PMOS开关、第二PMOS开关和逻辑判断电路；所述切换电路的引脚包括：VPP、VDD、PRGM、VPRG和SLG；将OTP编程引脚编程/非编程电压的切换功能集成到芯片内部实现，因此终测时无需芯片外部电压切换电路，简化了设计；同时，OTP的编程引脚在非编程时，可以复用为一个逻辑控制引脚，节省芯片引脚资源。
- 一种数据读取方法及装置-201410842241.0
- 于跃;王林;黄瑞锋;吴守道 - 展讯通信（上海）有限公司
- 2014-12-29 - 2019-06-04 - G11C17/18
- 本发明提供一种数据读取方法及装置，其中数据读取方法包括：当位线上读取存“1”的ROM单元时，对位线进行充电；控制存“1”的ROM单元的源极电压以及位线上连接的其他ROM单元的源极电压从基准电压被拉低至最小电压；控制未与位线连接的其他ROM单元的源极电压和漏极电压维持在基准电压上；当位线充电后的电压和基准电压之差在预设电压范围内时，从存“1”的ROM单元中读取信息“1”。这样可以降低存“0”的ROM单元的漏电，位线被其他存“0”的ROM单元下拉的电压量减小，从而增加读“1”的冗余量。并且对位线充电时间降低，进而提高读取速度。
- 存储器控制器和存储器系统-201810578458.3
- 金正爱 - 爱思开海力士有限公司
- 2018-06-07 - 2019-04-23 - G11C17/18
- 本发明涉及一种存储器控制器，其包括：适于响应于熔丝数据而输出用以执行固件的ROM代码的只读存储器(ROM)以及适于响应于ROM代码而执行固件的控制处理器。存储器系统包括存储器控制器和存储数据的存储装置。
- 可变存储容量的单次可编程存储器-201820780797.5
- 苗英豪;王富中 - 格科微电子（上海）有限公司
- 2018-05-24 - 2019-01-29 - G11C17/18
- 本实用新型提供一种可变存储容量的单次可编程存储器，包括：多个存储单元和多个地址位；控制电路，用于根据烧录良率配置地址位与存储单元的对应关系。本实用新型的可变存储容量的单次可编程存储器，通过控制电路根据烧录良率配置地址位与存储单元的对应关系，在烧录良率未知或较低时，配置较多的备选存储单元以达到多次烧录提高芯片良率的目的，在烧录良率较高时，配置较少的备选存储单元以避免不必要的浪费，提高存储容量，节省芯片面积，降低制造成本，增强芯片适用性。
- 一种可编程存储装置-201820823390.6
- 张海波;林楚镇 - 深圳市华芯邦科技有限公司
- 2018-05-30 - 2019-01-08 - G11C17/18
- 本实用新型公开了一种可编程存储装置，包括用于装置和外部通信的接口模块、用于数据缓存的数据寄存模块、用于数据存储的可编程存储模块、和用于数据读写控制的控制模块；外部指令通过接口模块传送至数据寄存模块；数据寄存模块存储外部指令和外部输入数据，并向控制模块传送所述外部指令；可编程存储模块从控制模块获取外部指令；可编程存储模块和数据寄存模块之间通过电信号连接，进行数据交互。还包括为可编程存储模块读写操作提供电压的电压控制模块和为可编程存储模块及电压控制模块提供工作时钟的时钟模块。本可编程存储装置只需一条外部指令即可实现对可编程存储模块的读写，具有抗干扰能力强、智能化操作、集成度高和时效性高的优点。
- 一种可编程存储装置及其读写方法-201810540472.4
- 张海波;林楚镇 - 深圳市华芯邦科技有限公司
- 2018-05-30 - 2019-01-04 - G11C17/18
- 本发明公开了一种可编程存储装置及其读写方法。该可编程存储装置包括用于装置和外部通信的接口模块、用于数据缓存的数据寄存模块、用于数据存储的可编程存储模块、和用于数据读写控制的控制模块；在读写过程中，可编程存储装置通过接口模块获取外部指令，接口模块对外部指令进行解码，得到数据读写控制指令和数据，存储于数据寄存模块里；控制模块根据获得的数据读写控制指令对可编程存储模块进行读写操作。本发明只需一条外部指令即可实现对可编程存储装置的读写，且内置时钟模块和电压控制模块，使得对可编程存储装置的读写既简单又可靠，具有抗干扰能力强、智能化操作、集成度高和时效性高的优点。
- 多核微处理器功率选通高速缓存恢复机制-201410667554.7
- G.G.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯 - 上海兆芯集成电路有限公司
- 2014-11-20 - 2018-11-09 - G11C17/18
- 提供了一种包括熔丝阵列和存储器的装置。熔丝阵列被布置在管芯上，并且被利用用于多个核心的压缩的配置数据来编程。存储器被耦合到所述多个核心，并且包括多个子存储器，多个子存储器的每个对应于所述多个核心中的每一个，其中，所述多个核心中的一个在供电/重置之后访问所述半导体熔丝阵列，并且读取和解压所述压缩的配置数据，并且被配置为在多个子存储器中存储用于所述多个核心的每一个内的一个或者多个高速缓存存储器的多个解压的配置数据集合，并且其中，在功率选通事件之后，多个核心的每一个中的一个接续地访问多个子存储器中的每一个中的相应的一个，以检索和采用解压的配置数据集合，从而初始化高速缓存存储器。
- 用于在功率选通事件之后恢复数据阵列的多核装置和方法-201410667236.0
- G.G.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯 - 上海兆芯集成电路有限公司
- 2014-11-20 - 2018-11-09 - G11C17/18
- 提供了一种包括熔丝阵列和多个核心的装置。熔丝阵列利用压缩的数据来编程。多个核心中的每一个在上电/重置之后访问熔丝阵列，以读取和解压缩压缩的数据，并且在耦合到多个核心中的每一个的存储装置中存储用于在多个核心中的每一个内的一个或者多个高速缓存存储器的解压缩的数据集合。多个核心中的每一个具有重置逻辑和睡眠逻辑。重置逻辑采用解压缩的数据集合来在上电/重置之后初始化一个或者多个高速缓存存储器。睡眠逻辑确定在功率选通事件之后恢复功率，并且随后访问存储装置，以检索和采用解压缩的数据集合，来在功率选通事件之后初始化一个或者多个高速缓存存储器。
- 多核数据阵列功率选通高速缓存恢复编程机制-201480062554.2
- G.葛兰.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯 - 上海兆芯集成电路有限公司
- 2014-12-12 - 2018-11-09 - G11C17/18
- 一种装置包括设备编程器(310)、存储装置(1130)和多个核心(332；1101)。设备编程器(310)利用用于布置在管芯(330)上的多个核心(332；1101)的压缩的配置数据来对半导体熔丝阵列(336)进行编程。存储装置(1130)具有每个对应于多个核心中的每一个核心(1101)的多个子存储装置(1131；1132；1133；1134)，其中多个核心中的一个(1101)被配置为在上电/重置之后访问半导体熔丝阵列(336)以进行读取并对配置数据进行解压缩，并且将用于多个核心中的每一个核心(1101)内的一个或多个高速缓存存储器(1102)的多个解压缩的配置数据集合存储在多个子存储装置(1131；1132；1133；1134)中。多个核心每一个都具有睡眠逻辑(1106)，睡眠逻辑(1106)被配置为在功率选通事件之后随后访问多个子存储装置(1131；1132；1133；1134)中的每一个的相应子存储装置，以检索和采用解压缩的配置数据集合来初始化一个或者多个高速缓存(1102)。
- 一次性可编程存储单元及电路-201510388265.8
- 艾瑞克·布劳恩;陈达 - 成都芯源系统有限公司
- 2015-06-30 - 2018-10-30 - G11C17/18
- 本发明公开了一种一次性可编程(OTP)存储单元以及OTP存储电路，该OTP存储单元包括存储模块、写模块、读模块以及负载模块。当写模块有效时，数据被写入存储模块；当读模块有效时，存储在存储模块中的数据被读出；负载模块使该OTP存储单元在写操作之前事先进行负载数据预写验证。该OTP存储单元还包括第一锁存模块和第二锁存模块用于锁存数据。本发明公开的OTP存储单元和电路具有自锁存的功能不需要额外的外部锁存模块，同时该OTP存储单元和电路稳定、面积较小且功耗低。
- 一种反熔丝编程方法、系统及反熔丝器件-201810320332.6
- 田敏;王志刚 - 珠海创飞芯科技有限公司
- 2018-04-11 - 2018-09-07 - G11C17/18
- 本发明提供了一种反熔丝编程方法、系统及反熔丝器件，通过电压施加器向同一回路中的反熔丝单元施加电压，令反熔丝单元被击穿，产生电流值较大的过冲电流流过该反熔丝单元，以使其从高阻状态变成电阻较小的低阻状态，同时利用与反熔丝单元串联的限流电阻对其产生的过冲电流进行限流，产生限制电流，作为回路电流，保护了反熔丝单元和整个回路；可见，将不对反熔丝单元被击穿后产生的过冲电流进行限制的限流电阻，与反熔丝单元串联，增大了反熔丝单元被击穿后产生的过冲电流的电流值，从而在利用该过冲电流编程时，减小了反熔丝单元被击穿后低阻状态下的电阻，提高了反熔丝单元编程后的可靠性，并降低对应用反熔丝单元的电路的逻辑功能的影响。
- 一种串联烧录电路、芯片阵列及天线阵列-201820114406.6
- 林甲富;陆东来;章国豪 - 广东工业大学
- 2018-01-23 - 2018-08-17 - G11C17/18
- 本实用新型公开了一种串联烧录电路，对芯片阵列中各待烧录芯片唯一ID的烧录，所需信号线仅为各待烧录芯片两两之间的烧录连接线，而此连接线在烧录完成、芯片阵列投入使用后作废。本实用新型提供的串联烧录电路加工而成的芯片阵列，无需任何用于片选的信号线，各芯片通过无线通信模块接收无线形式的片选信号，将其中包含的ID与自身ID对比，即可实现片选。在不影响芯片阵列片选功能的前提下，大大减少了信号线的数量，进而节省了电路所占空间，并避免了信号线之间的信号干扰。本实用新型还提供一种芯片阵列及天线阵列，具有上述有益效果，在此不再赘述。
- 电熔丝电路和防止电熔丝误烧写的方法-201611059573.7
- 罗睿明;陈先敏 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2016-11-25 - 2018-06-01 - G11C17/18
- 本发明提供一种电熔丝电路和防止电熔丝误烧写的方法，所述电熔丝电路包括烧写电流提供单元、存储单元阵列、以及电荷泄放单元，其中：所述烧写电流提供单元用于提供烧写电流以对所述存储单元阵列中的存储单元进行烧写；以及所述电荷泄放单元用于在一个存储单元烧写结束后、下一个存储单元开启前对所述烧写电流提供单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。本发明所提供的电熔丝电路和防止电熔丝误烧写的方法在提供烧写电流的单元与存储单元阵列相交的节点处引入一条电荷泄放路径，在烧写结束后泄放该节点处积累的大量电荷，从而能够有效防止误烧写。
- 一种反熔丝存储器的读取应用电路-201410736804.8
- 李孝远;罗春华;林煜;安奇;李洛宇;秦凌舟;刘从振 - 深圳市国微电子有限公司
- 2014-12-05 - 2018-04-20 - G11C17/18
- 本发明公开了一种反熔丝存储器的读取应用电路，包括反熔丝单元，电流偏置单元、转换电压单元、参考电压单元、比较输出单元。所述反熔丝单元的导通电流输出端与所述转换电压单元的第一输入端连接。所述电流偏置单元的输出端分别与所述转换电压单元的第二输入端和参考电压单元的输入端连接，所述转换电压单元的输出端与所述比较输出单元的一输入端连接，所述参考电压单元的输出端与比较输出单元的另一输入端连接。本发明采用基于差分电流放大结构的采样放大电路，增加了采样电路驱动能力，实现了反熔丝导通电流的高速采集放大，可有效降低单粒子效应引起的误判。本发明可广泛应用于集成电路领域。
- 非易失性半导体存储装置-201710897082.8
- 津村和宏 - 精工半导体有限公司
- 2017-09-28 - 2018-04-03 - G11C17/18
- 面积较小的一次性可编程半导体存储装置，利用CMOS工艺中能够寄生的PNPN，使两端以外的N、或两端以外的P处于浮动状态，从而使得流过PNPN电流、并将利用该电流的电阻的热破坏用作为存储元件。
- 使用数据编码以减少存储器装置的编程时间的方法和装置-201710020780.X
- 尤佛·科斯纳尔 - 新唐科技股份有限公司
- 2017-01-12 - 2018-02-16 - G11C17/18
- 本发明提供了一种使用数据编码以减少存储器装置的编程时间的方法和装置，其中，装置包含用于与存储器沟通的接口以及编码电路。存储器在编程第一位值时用了第一位编程持续时间，并且在编程与第一位值相反的第二位值时用了比第一位编程持续时间长的第二位编程持续时间。编码电路被配置来接收存储在存储器中的输入数据字，以对输入数据字进行编码，以产生相应的编码数据字，其中编码数据字比输入数据字多复数位，但是以比输入数据字更短的编程持续时间编程于存储器中，并且通过接口传送编码数据字以存储在存储器中。
- 一种半导体器件的电编程熔丝结构-201710986289.2
- 伍苹 - 上海华力微电子有限公司
- 2017-10-20 - 2018-01-26 - G11C17/18
- 本发明提出一种半导体器件的电编程熔丝结构，包括控制模块和预译码器模块；字线驱动器模块，设置于所述控制模块和预译码器模块上下两侧；Sax模块，设置于所述控制模块和预译码器模块左右两侧；所述两个字线驱动器模块和两个Sax模块形成十字形结构；四个存储单元阵列，根据所述十字形结构分别对称分布设置。本发明提出的半导体器件的电编程熔丝结构，提供了一种布局清晰，信号流畅，性能更加优越的E‑fuse版图，该版图通过将大片的存储单元阵列上下左右对称分布，并且将电源地总线分布在四周成环，逻辑选择电路则分布在当中，译码器的信号选择以及阵列的对称性都得到了比较好的改善，从而提高了E‑fuse的性能。
- 存储器烧录接口电路及烧录方法-201410668685.7
- 王承君;陈国栋;张豪威;李猛 - 杭州士兰微电子股份有限公司
- 2014-11-20 - 2018-01-05 - G11C17/18
- 本发明提供了一种存储器烧录接口电路及烧录方法。该存储器烧录接口电路采用至少一个烧录通道，包括至少一个选择信号产生模块，分别接收时钟信号和干扰序列信号并且产生相应的烧录通道的选择信号；烧录端口选择模块，从至少一个选择信号产生模块接收选择信号，并且根据选择信号将相应的烧录通道导通；以及烧录控制模块，从烧录端口选择模块接收时钟信号、烧录模式序列和烧录数据序列，并且产生烧录模式信号和烧录控制信号，其中至少一个选择信号产生模块包括干扰序列解码模块，干扰序列解码模块对干扰序列信号解码，以及将解码干扰序列和预存序列对比而产生选择信号。该存储器烧录接口电路实现烧录方法的可靠性以及保密性。
- 一种带密码的OTP烧写及读取方法-201410429383.4
- 梁骏;王洪海;沈建强;赵林芝 - 杭州国芯科技股份有限公司
- 2014-08-27 - 2018-01-02 - G11C17/18
- 本发明涉及一种带密码的OTP烧写及读取方法。现有方法存在OTP用户数据内容在第三方泄密的风险。本发明采用两个OTP控制器，当切换至密码读写控制器时，数据读写控制器与OTP之间断开；当切换至数据读写控制器时，密码读写控制器与OTP之间断开。该方法首先将密码数据内容烧写入OTP的密码数据地址指定的存储单元，然后用户根据密码数据内容、密码数据地址将用户数据内容烧写入OTP的用户数据地址指定的存储单元，用户根据密码数据内容，密码数据地址和用户数据地址读取OTP的存储单元保存的用户数据内容。采用本发明方法，减少了芯片供货周期，防范了非授权使用者通过芯片厂商获取到客户保存在OTP的用户数据内容的可能。
- 一种用于控制单次可编程存储器的控制电路及其控制方法-201310466671.2
- 朱潇挺;蒋振雷 - 无锡纳讯微电子有限公司
- 2013-10-09 - 2017-11-03 - G11C17/18
- 本发明公开了一种用于控制单次可编程存储器的控制电路及其控制方法，包括上位机、接口电路、总线控制器以及单次可编程存储器，上位机通过接口电路与总线控制器连接，总线控制器同时与单次可编程存储器连接，上位机通过一根数据线与接口电路连接，并通过本发明的控制方法完成对接口电路输入的数据的解析以及产生控制存储器的完整的控制信号。
- 一种适用于非易失性存储器的编程EFUSE电路结构-201710319251.X
- 郭家荣 - 上海电机学院
- 2017-05-08 - 2017-09-29 - G11C17/18
- 本发明提供了一种适用于非易失性存储器的编程EFUSE电路结构，电流源连接位线选择器YSEL，位线选择器YSEL连接EFUSE元件。EFUSE元件由多晶硅电阻R_FUSE和NMOS器件WLSEL连接构成；位线选择器YSEL连接多晶硅电阻R_FUSE一端，多晶硅电阻R_FUSE另一端连接NMOS器件WLSEL。电流源直接驱动多晶硅电阻R_FUSE，获取精准的编程电流；编程过程中，NMOS器件WLSEL仅作为字线选择功能，工作在线性区，不需要对编程电流进行限制。本发明提供的电路结构适用于非易失性存储器，编程性能好，EFUSE元件面积小，且应用不需要高电压，系统效率高。
- 一种电子熔丝烧写方法、终端及计算机可读存储介质-201710379951.8
- 曾顺兵 - 深圳市金立通信设备有限公司
- 2017-05-25 - 2017-09-26 - G11C17/18
- 本发明实施例提供了一种电子熔丝烧写方法、终端及计算机可读存储介质。所述方法包括读取并解析预设的电子熔丝分区中的电子熔丝数据；判断所述电子熔丝数据对应的密钥哈希值是否与预设的密钥哈希值相匹配；若所述电子熔丝密钥哈希值与所述预设的密钥哈希值相匹配，将所述电子熔丝密钥哈希值烧写进所述电子熔丝。实施本发明实施例，可快速完成对当前终端的电子熔丝的烧写操作，简化了操作步骤，降低了操作时长及生产成本。
- OTP存储器中杂散寄生电荷的清除方法和OTP存储器-201310119745.5
- 彭泽忠;方中岳;张强 - 成都凯路威电子有限公司
- 2013-04-08 - 2017-07-21 - G11C17/18
- OTP存储器中杂散寄生电荷的清除方法和OTP存储器，涉及集成电路技术。本发明的方法包括下述步骤1）通过在行控制线上施加行控制信号选中目标存储单元所在的行；2）通过对设置于列检测线和检测放大器之间的列开关管[K1]施加列控制信号选中目标存储单元所在的列；3）通过对接地开关[K2]施加接地控制信号使目标存储单元的第一晶体管的源极接地；4）在目标存储单元的第一晶体管的栅极施加晶体管控制信号，开启第一晶体管，清除目标节点的杂散电荷；行控制信号、列控制信号、晶体管控制信号、接地控制信号中的至少一个信号为脉冲信号。本发明的核心区域的版面尺寸大大缩小，运行的功耗非常低，特别适用于超高频RFID。
- 片上系统芯片过烧写保护方法及片上系统芯片-201611066774.X
- 胡德才;朱健;余方桃;黄新军;何安;邓冏;袁涛;廖健;傅文海 - 湖南国科微电子股份有限公司
- 2016-11-28 - 2017-05-31 - G11C17/18
- 本发明是关于一种片上系统芯片过烧写保护方法及片上系统芯片，其中所述方法包括，接收存储单元烧写指令；获取所有存储单元的逻辑状态信息；根据所有所述存储单元的逻辑状态信息，判断所述存储单元烧写指令对应的存储单元的逻辑状态是否为1；当所述存储单元烧写指令对应的存储单元的逻辑状态为1时，控制不执行所述存储单元烧写指令对应的操作。本发明实施例提供的方法，针对每一个存储单元实施写保护，有效避免过烧写引起的数据安全问题，同时，保证使用的灵活性。
- 专利分类
