[发明专利]一种阵列基板制程有效
申请号: | 201710270720.3 | 申请日: | 2017-04-24 |
公开(公告)号: | CN107134432B | 公开(公告)日: | 2020-02-07 |
发明(设计)人: | 陈猷仁 | 申请(专利权)人: | 惠科股份有限公司;重庆惠科金渝光电科技有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77 |
代理公司: | 44312 深圳市恒申知识产权事务所(普通合伙) | 代理人: | 王利彬 |
地址: | 518000 广东省深圳市宝安区石岩街道水田村民*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种阵列基板制程,包括:在一基板上形成一第一金属层,蚀刻第一金属层;沉积一绝缘层与基板及所述第一金属层上;于绝缘层上,沉积一主动层以及以欧姆接触层;蚀刻主动层及欧姆接触层;于欧姆接触层以及绝缘层上沉积一第二金属层,并蚀刻第二金属层;于第二金属层以及绝缘层上沉积一保护层;于保护层上沉积一光阻层并进行曝光及显影;于彩色光阻层上直接沉积一透明导电层,并蚀刻所述透明导电层,以形成像素电极层。本发明的阵列基板制程通过简化其结构以及生产流程,提高了生产线的效率与产能;并可节省生产设备以及掩膜板费用,降低生产成本。 | ||
搜索关键词: | 一种 阵列 基板制程 | ||
【主权项】:
1.一种阵列基板的制程,其特征在于,包括以下步骤:/n在一基板上形成一第一金属层,蚀刻所述第一金属层,以形成晶体管的栅极;/n沉积一绝缘层于所述基板及所述栅极上;/n于所述绝缘层上,沉积一主动层及欧姆接触层;/n蚀刻所述主动层及欧姆接触层,以形成所述晶体管的通道;/n于所述欧姆接触层以及所述绝缘层上沉积一第二金属层,并蚀刻所述第二金属层以形成所述晶体管的源极与漏极;/n于所述第二金属层以及所述绝缘层上沉积一保护层;/n于所述保护层上沉积一彩色光阻层并进行曝光及显影;/n利用具有通孔的掩膜板对所述彩色光阻层曝光,再进行显影与蚀刻操作,进而除去所述绝缘层及所述保护层上对应于所述掩膜板通孔的区域,进而,这些区域对应的金属层可以显露在外面,形成阵列,于所述彩色光阻层上直接沉积一透明导电层,并蚀刻所述透明导电层,以形成像素电极层,其中所述彩色光阻层是直接接觸所述透明导电层。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司;重庆惠科金渝光电科技有限公司,未经惠科股份有限公司;重庆惠科金渝光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710270720.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造