[发明专利]半导体装置及其制造方法有效
申请号: | 201680089226.0 | 申请日: | 2016-09-21 |
公开(公告)号: | CN110140204B | 公开(公告)日: | 2023-04-04 |
发明(设计)人: | 白井开渡;武木田秀人;泉达雄;社本怜子;金村贵永;近藤重雄 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | H10B43/10 | 分类号: | H10B43/10;H10B43/27;H01L29/51;H01L21/28 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 根据实施方式,半导体装置包含堆叠体及柱状部。所述堆叠体包含:第1堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层;第2堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层,且相对于所述第1堆叠部在所述第1方向上隔开配置;及连结部,设置在所述第1堆叠部与所述第2堆叠部之间,且包含具有比所述绝缘体高的相对介电常数的高介电层。所述柱状部包含:第1部分,设置在所述第1堆叠部内,且沿所述堆叠体的第1方向延伸;第2部分,设置在所述第2堆叠部内,且沿所述第1方向延伸;及中间部,设置在所述连结部内,且连接到所述第1部分与所述第2部分。 | ||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
【主权项】:
1.一种半导体装置,具备堆叠体及柱状部,所述堆叠体包含:第1堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层;第2堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层,且相对于所述第1堆叠部在所述第1方向上隔开配置;及连结部,设置在所述第1堆叠部与所述第2堆叠部之间,且包含具有比所述绝缘体高的相对介电常数的高介电层;所述柱状部包含:第1部分,设置在所述第1堆叠部内,且沿第1方向延伸;第2部分,设置在所述第2堆叠部内,且沿所述第1方向延伸;及中间部,设置在所述连结部内,且连接到所述第1部分与所述第2部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201680089226.0/,转载请声明来源钻瓜专利网。
- 上一篇:高纵横比电镀结构和各向异性电镀工艺
- 下一篇:半导体装置