专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果6个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储装置-CN202010830533.8有效
  • 白井开渡;石原英惠 - 铠侠股份有限公司
  • 2020-08-18 - 2023-08-29 - H10B41/35
  • 本发明的实施方式提供一种可靠性高的半导体存储装置。实施方式的半导体存储装置具备半导体衬底、存储单元阵列、以及第1及第2配线。半导体衬底具备第1区域~第3区域及第4区域~第6区域。存储单元阵列具备:多个第1导电层,在第1区域至第3区域中在第2方向延伸且在第1方向积层;第1及第2半导体层,设置在第1及第3区域,在第1方向延伸,且与多个第1导电层对向;第1及第2接点,设置在第4及第6区域,在第1方向延伸;及第3半导体层,设置在第5区域,在第1方向延伸。第1配线在第1区域及第4区域中连接于第1半导体层及第2接点。第2配线在第3区域及第6区域中连接于第2半导体层及第3接点。
  • 半导体存储装置
  • [发明专利]半导体装置-CN202310134703.2在审
  • 白井开渡;武木田秀人;泉达雄;社本怜子;金村贵永;近藤重雄 - 铠侠股份有限公司
  • 2016-09-21 - 2023-04-11 - H10B43/10
  • 根据实施方式,半导体装置包含堆叠体及柱状部。所述堆叠体包含:第1堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层;第2堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层,且相对于所述第1堆叠部在所述第1方向上隔开配置;及连结部,设置在所述第1堆叠部与所述第2堆叠部之间,且包含具有比所述绝缘体高的相对介电常数的高介电层。所述柱状部包含:第1部分,设置在所述第1堆叠部内,且沿所述堆叠体的第1方向延伸;第2部分,设置在所述第2堆叠部内,且沿所述第1方向延伸;及中间部,设置在所述连结部内,且连接到所述第1部分与所述第2部分。
  • 半导体装置
  • [发明专利]半导体装置-CN202310143742.9在审
  • 白井开渡;武木田秀人;泉达雄;社本怜子;金村贵永;近藤重雄 - 铠侠股份有限公司
  • 2016-09-21 - 2023-04-07 - H10B43/10
  • 根据实施方式,半导体装置包含堆叠体及柱状部。所述堆叠体包含:第1堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层;第2堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层,且相对于所述第1堆叠部在所述第1方向上隔开配置;及连结部,设置在所述第1堆叠部与所述第2堆叠部之间,且包含具有比所述绝缘体高的相对介电常数的高介电层。所述柱状部包含:第1部分,设置在所述第1堆叠部内,且沿所述堆叠体的第1方向延伸;第2部分,设置在所述第2堆叠部内,且沿所述第1方向延伸;及中间部,设置在所述连结部内,且连接到所述第1部分与所述第2部分。
  • 半导体装置
  • [发明专利]半导体装置及其制造方法-CN201680089226.0有效
  • 白井开渡;武木田秀人;泉达雄;社本怜子;金村贵永;近藤重雄 - 铠侠股份有限公司
  • 2016-09-21 - 2023-04-04 - H10B43/10
  • 根据实施方式,半导体装置包含堆叠体及柱状部。所述堆叠体包含:第1堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层;第2堆叠部,包含介隔绝缘体堆叠在第1方向的多个电极层,且相对于所述第1堆叠部在所述第1方向上隔开配置;及连结部,设置在所述第1堆叠部与所述第2堆叠部之间,且包含具有比所述绝缘体高的相对介电常数的高介电层。所述柱状部包含:第1部分,设置在所述第1堆叠部内,且沿所述堆叠体的第1方向延伸;第2部分,设置在所述第2堆叠部内,且沿所述第1方向延伸;及中间部,设置在所述连结部内,且连接到所述第1部分与所述第2部分。
  • 半导体装置及其制造方法
  • [发明专利]半导体存储装置-CN202110094569.9在审
  • 白井开渡 - 铠侠股份有限公司
  • 2021-01-25 - 2021-10-12 - H01L27/1157
  • 实施方式提供一种能够抑制成品率降低的半导体存储装置。一个实施方式的半导体存储装置,具备:层状的第一导电体,设置于基板的上方;多个第二导电体,配置于第一导电体的上方,在第一方向上相互分离地层叠;多个柱,在第一方向上延伸,穿过多个第二导电体,包括与第一导电体电连接的层状的半导体;以及第一金属插件,以包围第一导电体的外周的方式设置,将第一导电体与基板电连接。
  • 半导体存储装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top