[发明专利]薄膜晶体管、薄膜晶体管的制备方法及CMOS器件

摘要

本发明提供一种薄膜晶体管、薄膜晶体管的制备方法及CMOS器件。薄膜晶体管包括：基板及设置在基板同侧的低温多晶硅层(LTPS)，与LTPS同层且设置在LTPS相对两端的第一及第二轻掺杂区，与LTPS同层设置的第一、重掺杂区，第一重掺杂区设置在第一轻掺杂区远离LTPS的一端，第二重掺杂区设置在第二轻掺杂区远离LTPS的一端，第一绝缘层，覆盖第一、第二轻掺杂区、第一、第二重掺杂区，栅极包括第一表面、第二表面及第三表面，第一表面设置在第一绝缘层上，第二、第三表面相对设置且均与第一表面相交，第二表面相较于第三表面邻近第一轻掺杂区设置，第二表面与第一轻掺杂区与LTPS接触的表面之间的距离等于第三表面与第二轻掺杂区与LTPS接触的表面之间的距离。

主权项

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：基板；低温多晶硅层，邻近所述基板的表面设置；第一轻掺杂区及第二轻掺杂区，与所述低温多晶硅层同层设置，且设置在所述低温多晶硅层相对的两端，所述第一轻掺杂区及所述第二轻掺杂区关于所述低温多晶硅层对称部分的掺杂浓度相同；第一重掺杂区及第二重掺杂区，与所述低温多晶硅层同层设置，所述第一重掺杂区设置在所述第一轻掺杂区远离所述低温多晶硅层的一端，所述第二重掺杂区设置在所述第二轻掺杂区远离所述低温多晶硅层的一端，所述第一重掺杂区与所述第二重掺杂区关于所述低温多晶硅层对称部分的掺杂浓度相同，且所述第一轻掺杂区、所述第二轻掺杂区、所述第一重掺杂区、所述第二重掺杂区的掺杂类型相同；第一绝缘层，覆盖所述第一轻掺杂区、所述第二轻掺杂区、所述第一重掺杂区及所述第二重掺杂区，且所述第一绝缘层远离所述基板的表面到所述第一轻掺杂区、所述第二轻掺杂区、所述第一重掺杂区及所述第二重掺杂区远离所述基板的表面的距离相等，所述第一绝缘层开设有第一贯孔及第二贯孔，所述第一贯孔对应所述第一重掺杂区，所述第二贯孔对应所述第二重掺杂区；栅极，所述栅极包括第一表面、第二表面及第三表面，所述第一表面设置在所述第一绝缘层远离所述基板的表面上，所述第二表面与所述第三表面相对设置且所述第二表面与所述第一表面相交，所述第二表面相较于所述第三表面邻近所述第一轻掺杂区设置，所述第三表面与所述第一表面相交，所述第二表面所在的平面与所述第一轻掺杂区与所述低温多晶硅层接触的表面所在的平面之间的距离等于所述第三表面所在的平面与所述第二轻掺杂区与所述低温多晶硅层接触的表面所在的平面之间的距离；其中，所述第二表面所在的平面位于所述第一轻掺杂区与所述低温多晶硅层接触的端面所在的平面以及所述第一轻掺杂区与所述第一重掺杂区接触的端面所在的平面之间，所述第三表面所在的平面位于所述第二轻掺杂区与所述低温多晶硅层接触的端面所在的平面以及所述第二轻掺杂区与所述第二重掺杂区接触的端面所在的平面之间；第二绝缘层，覆盖所述栅极，所述第二绝缘层开设有第三贯孔及第四贯孔，所述第三贯孔与所述第一贯孔连通，所述第四贯孔与所述第二贯孔连通；源极和漏极，间隔设置在所述第二绝缘层上，且所述源极通过所述第一贯孔及所述第三贯孔与所述第一重掺杂区相连，所述漏极通过所述第二贯孔及所述第四贯孔与所述第二重掺杂区相连；平坦层，覆盖所述源极和所述漏极，且所述平坦层开设有第五贯孔，所述第五贯孔对应所述漏极设置；像素电极，设置在所述平坦层上且通过所述第五贯孔连接所述漏极；其中，所述低温多晶硅层、所述第一轻掺杂区、所述第二轻掺杂区、所述第一重掺杂区、所述第二重掺杂区、所述第一绝缘层及所述栅极通过一缓冲层设置在所述基板的同侧，所述基板为绝缘层衬底，且所述第一重掺杂区的掺杂浓度大于所述第一轻掺杂区的掺杂浓度，所述第二重掺杂区的掺杂浓度大于所述第一轻掺杂区的掺杂浓度。