[发明专利]平方律扩展电路在审
| 申请号： | 201510106955.X | 申请日： | 2015-03-11 |
| 公开（公告）号： | CN104779948A | 公开（公告）日： | 2015-07-15 |
| 发明（设计）人： | 秦义寿 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 殷晓雪 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种平方律扩展电路，包括两个放大器、两个PMOS管、一个NMOS管和一个电阻；工作电压和地之间具有两条并联支路；第一支路为串联的PMOS管一和NMOS管一；第二支路为串联的PMOS管二和电阻；电路输入端通过放大器一连接NMOS管一的栅极；PMOS管二的漏极通过放大器二连接电路输出端。本申请可以使得电路输出端电压与电路输入端电压成平方关系，可用于IP核的设计。 | ||
| 搜索关键词： | 平方 扩展 电路 | ||
【主权项】：
一种平方律扩展电路，其特征是，包括两个放大器、两个PMOS管、一个NMOS管和一个电阻；工作电压和地之间具有两条并联支路；第一支路为串联的PMOS管一和NMOS管一；第二支路为串联的PMOS管二和电阻；所述PMOS管一和PMOS管二组成了电流镜像，使得两条并联支路的电流相同或成整数倍；电路输入端通过放大器一连接NMOS管一的栅极；PMOS管二的漏极通过放大器二连接电路输出端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510106955.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 电荷转移电路与方法-201610115063.0
- 林嘉亮 - 瑞昱半导体股份有限公司
- 2016-03-01 - 2019-10-25 - H03K19/094
- 本公开涉及一种电荷转移电路与方法。该电荷转移电路包含：一第一电容；一第二电容；一MOS(金氧半导体)晶体管；以及一运算放大器。该第一电容经由该MOS晶体管耦接该第二电容；该运算放大器用来接收位于该第一电容的一电压，并用来输出一控制电压；以及该MOS晶体管由该控制电压控制。
- 一种抵抗地和电源反弹噪声的数字信号处理电路-201910400515.3
- 张胜;谭在超;丁国华;罗寅 - 苏州锴威特半导体有限公司
- 2019-05-15 - 2019-07-23 - H03K19/094
- 本发明涉及一种抵抗地和电源反弹噪声的数字信号处理电路，包括第一电流源、第二电流源、第一PMOS管、第一NMOS管、电容、第二PMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、反相器和电压锁定电路，反相器的输入端接信号输入端，反相器的输出端接电压锁定电路的第一输入端，电压锁定电路的第二输入端接信号输出端，电压锁定电路的输出端接第二电压检测点；电压锁定电路能够对第二电压检测点的电压进行锁定，以稳定地保持信号输出端输出信号的逻辑电平，本电路不仅能消除从信号输入端传输而来的通道传输噪声，同时可有效抵抗地线和电源线上产生的正、负电平脉冲的反弹噪声，电路成本低，性能稳定可靠。
- 一种基于线性区MOS管的两端口模拟乘法器设计方法-201910312535.5
- 吴涵涵;卜刚 - 南京航空航天大学
- 2019-04-18 - 2019-07-12 - H03K19/094
- 模拟乘法器作为集成电路中的基础模块，在模拟电路设计中起着重要作用。本发明设计了一种MOS管两端口模拟乘法器，其主体部分为工作在线性区的共源电路NM1，一个输入电压VX经过PMOS管和恒流源组成的源极跟随器加在栅极与源极之间，另一个输入电压VY经过运算放大器OPA和NMOS管NM2所组成的电压缓冲器加在了漏极与源极之间，利用其线性区的电流方程，实现两个输入电压的乘法运算，并把处理结果通过输出电阻馈送到输出端。该设计结构简单，节省面积，适合使用在精度要求不高的模拟集成电路设计中。
- 高效率半交叉耦合去耦电容器-201580080820.9
- 阿尔佛雷德·杨;罗恩·科汉 - 安培计算有限责任公司
- 2015-07-30 - 2019-06-11 - H03K19/094
- 去耦电容器电路设计在不牺牲面积效率的情况下促进了高工作频率。为了解除高工作频率和面积效率的有时相反的设计标准，以半交叉耦合(HCC)的方式来连接p沟道场效应晶体管(PFET)和n沟道场效应晶体管。然后由至少一个面积有效电容(AEC)器件来补充HCC电路。半交叉耦合晶体管满足了高频设计要求，同时AEC器件满足了高面积效率要求。该设计消除了一些常规的DCAP设计中工作频率和面积效率之间固有的不期望的折中。
- 驱动电路-201510142095.5
- 方伟;丁艳;潘劲东 - 中芯国际集成电路制造（上海）有限公司
- 2015-03-27 - 2019-06-04 - H03K19/094
- 本发明公开了一种驱动电路。其中，该驱动电路包括：逻辑门电路，用于输出驱动信号；信号传输线路，连接至逻辑门电路的输出端，用于传输驱动信号；以及信号优化部件，与信号传输线路并联，用于优化逻辑门电路输出的驱动信号，得到优化后的输出信号。通过本发明，达到了改善逻辑门电路的输出信号的性能的效果。
- 用于制造数字电路的方法以及数字电路-201610566008.3
- T·屈内蒙德 - 英飞凌科技股份有限公司
- 2016-07-18 - 2019-05-31 - H03K19/094
- 一种用于制造数字电路的方法被描述，包括：形成多个场效应晶体管对；将场效应晶体管对的场效应晶体管连接，以使得响应于从数字电路的两个节点的第一状态的第一转换和响应于从数字电路的节点的第二状态的第二转换，所述节点对于每个场效应晶体管对而言在该场效应晶体管对的场效应晶体管的阈值电压相等时分别具有未限定的逻辑状态；和设置场效应晶体管对的场效应晶体管的阈值电压，以使得所述节点响应于第一转换和响应于第二转换分别具有预限定的逻辑状态。
- 单位增益缓冲器及相关方法-201410769000.8
- 邹宗成 - 台湾积体电路制造股份有限公司
- 2014-12-15 - 2019-05-07 - H03K19/094
- 本发明提供了一种单位增益缓冲器及相关方法。器件包括放大器级、源极跟随器、电阻器件和晶体管。源极跟随器的输入端子电连接至放大器级的内部节点，并且源极跟随器的输出端子电连接至放大器级的输入端子和器件的输出端子。电阻器件的第一端子电连接至器件的输出端子。晶体管电连接至电阻器件的第二端子和放大器级。
- 反相器电路、输出稳定的动态比较器及比较方法-201510051785.X
- 刘飞;唐华;荀本鹏;杨海峰 - 中芯国际集成电路制造(上海)有限公司
- 2015-01-30 - 2019-04-26 - H03K19/094
- 一种反相器电路、输出稳定的动态比较器及比较方法，其中一所述反相器电路包括：第一反相单元、第二反相单元以及NMOS管；所述第一反相单元的输入端适于接输入信号，作为所述反相器电路的输入端；所述第一反相单元的输出端连接至所述NMOS管的漏极，作为所述反相器电路的输出端；所述第二反相单元的输入端连接至所述NMOS管的漏极；所述第二反相单元的输出端连接至所述NMOS管的栅极；所述第一反相单元、第二反相单元均采用第一电压、第二电压进行供电，所述第二电压值小于所述第一电压值；所述NMOS管的源极适于接入所述第二电压。所述反相器电路翻转阈值低，而反相器电路的功耗和工作速度不受影响。
- 三态门、包括三态门的电路和半导体结构-201280062011.1
- 理查德·费朗 - 索泰克公司
- 2012-12-11 - 2019-04-23 - H03K19/094
- 三态门、包括三态门的电路和半导体结构。本发明涉及一种三态门(1000，2000)，包括输出端(1400)和至少两个晶体管(1200，1300；2200，2300)，每一个晶体管都具有至少第一栅极和第二栅极，被配置为使得通过控制晶体管中的至少一个晶体管的阈值电压在输出端设置高阻抗值(Z)。
- 一种基于NoC互连的差分电荷重分布容性发送器-201610551799.2
- 徐长卿;牛玉婷;刘毅;杨银堂 - 西安电子科技大学
- 2016-07-13 - 2019-04-09 - H03K19/094
- 本发明涉及一种基于NoC互连电容型电荷重分布的发送器，包括：差分电荷重分配容性发射器电路，当输入信号Vin为低电平时，P1导通，A1点电压上升至VDD，N1导通，B1点电压降至0，同时P3截止，所以点A1和B1之间没有电流；当输入信号Vin跳为高电平时，P1和N1都截止，同时P3导通，能使点A1和B1之间电荷重新分配实现电荷再分配，降低链路电压摆幅，进而降低链路功耗；利用容性驱动模式实现链路上数据的高速传输。同时，与负载电容串联的电容实现带宽的进一步扩展。本发明实现片上网络链路上的高速低功耗传输，可用于NoC互连下的集成电路设计。
- 半导体逻辑元件和逻辑电路-201780043516.6
- 阿尔托·奥罗拉 - 亥伯龙半导体公司
- 2017-07-13 - 2019-04-02 - H03K19/094
- 本发明涉及一种半导体逻辑元件，包括：第一导电类型场效应晶体管和第二导电类型场效应晶体管。所述第一FET的栅极是所述半导体逻辑元件的输入，所述第二FET的漏极被称为所述半导体逻辑元件的输出，并且所述第二FET的源极是所述半导体逻辑元件的源极。通过向所述场效应晶体管的端子施加可适用的电位，可以影响所述逻辑元件的输出的状态。本发明还涉及包括描述的逻辑元件的不同种类的逻辑电路。
- 具有动态输出阻抗的逻辑信号驱动装置-201510764212.1
- 周格至;林嘉亮 - 瑞昱半导体股份有限公司
- 2015-11-10 - 2019-02-15 - H03K19/094
- 本发明包含一种具有动态输出阻抗的逻辑信号驱动装置，该驱动装置的一实施例包含：一有限状态机，用来接收一逻辑信号以及输出一状态变量；一驱动器电路，用来接收该逻辑信号，以及于一第一电路节点驱动一来源电压，其中该第一电路节点具有一输出阻抗，该输出阻抗被该状态变量控制；一负载电路，用来于一第二电路节点接收一负载电压；以及一传输线，用来耦接该第一电路节点与该第二电路节点。
- 具有隔离反馈的单向输出级-201410330817.5
- J·勒;H·文卡塔拉曼 - 德克萨斯仪器股份有限公司
- 2014-07-11 - 2019-02-12 - H03K19/094
- 本申请涉及具有隔离反馈的单向输出级。电路包括被配置为接收经调节的输入信号并且响应于所述经调节的输入信号而产生输入级输出信号的输入级。隔离级可以被配置以将所述输入级输出信号传送到缓冲的输出节点。所述隔离级接收来自所述缓冲的输出节点的反馈，从而如果在所述缓冲的输出节点处产生瞬变电压则停用所述缓冲输入级。输出级可以被配置以响应于所述经调节的输入信号而提供电流至所述缓冲的输出节点。
- 一种混沌电路-201610278918.1
- 李文石;肖鹏;姜敏 - 苏州大学
- 2016-04-28 - 2019-02-05 - H03K19/094
- 本申请公开了一种混沌电路。本发明对基于两个频率产生模块和一个非线性模块构造的混沌电路的结构进行简化，其核心包括两路四管的频率产生电路和一路三管的有源分数电容电路作为非线性模块。与现有技术相比，本发明较大地简化了已知的MOS管实现的混沌电路结构，基于11个MOS管、两个电阻以及两个电容即可实现混沌信号的输出，设计原理充分利用了较少管子实现滞回，找到了反馈线的合适馈入点，能达到采用较少MOS管的电路结构产生混沌的目的，同时保留了实现模拟信号混沌的时域复杂性和带宽频谱特性。
- 一种反相器-201510062391.4
- 陈岚;王海永;王文娟;陈天佐 - 中国科学院微电子研究所
- 2015-02-06 - 2019-02-01 - H03K19/094
- 本发明公开了一种反相器，包括：基本反相器单元以及控制单元；其中，所述基本反相器单元用于响应输入信号，输出与所述输入信号时序相反的输出信号，所述输出信号在所述输入信号为高电平时为低电平，在所述输入信号为低电平时为高电平；所述控制单元用于缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流。所述反相器通过所述控制单元能够缩短所述基本反相器单元的直接通路导通时间，减小所述直接通路导通时的直接通路电流，进而可以降低所述反相器的短路功耗。
- 锁存器和分频器-201510289334.X
- 吴毅强;赖玠玮 - 展讯通信（上海）有限公司
- 2015-05-29 - 2019-01-29 - H03K19/094
- 一种锁存器及分频器，所述锁存器包括：耦接于电源和地线之间的第一逻辑单元，与所述第一逻辑单元结构对称的第二逻辑单元，以及第一前馈控制单元，其中：所述第一逻辑单元包括第一输入端、第一输出端，所述第二逻辑单元包括第二输入端、第二输出端；所述第一前馈控制单元，适于控制所述电源与地线之间的电流通路断开，包括：第一时钟信号输入端，适于输入第一时钟信号；第三输出端，与所述第一输出端耦接；至少两个前馈控制端，其中至少一个前馈控制端与所述第一输入端或所述第二输入端耦接。采用所述锁存器及分频器，可以有效降低二分频器电路的锁存器功耗。
- 锁存器和分频器-201510289542.X
- 吴毅强;赖玠玮 - 展讯通信（上海）有限公司
- 2015-05-29 - 2019-01-29 - H03K19/094
- 一种锁存器及分频器，所述锁存器包括：耦接于电源和地线之间的第一逻辑单元以及第二逻辑单元，以及第一前馈控制单元，其中：第一逻辑单元与第二逻辑单元结构对称，第一逻辑单元包括第一输入端、第一输出端，第二逻辑单元包括第二输入端、第二输出端；第一前馈控制单元，与地线耦接，并与第一逻辑单元及第二逻辑单元中的至少一个耦接，适于控制电源与地线之间的电流通路断开，包括：第一时钟信号输入端，适于输入第一时钟信号；第三输出端，与第一输出端耦接；至少两个前馈控制端，其中至少一个前馈控制端与第一输入端或第二输入端耦接。所述锁存器及分频器，可以有效降低二分频器电路的锁存器功耗。
- 锁存器与分频器-201510366173.X
- 吴毅强 - 展讯通信（上海）有限公司
- 2015-06-26 - 2019-01-29 - H03K19/094
- 一种锁存器与分频器，所述锁频器包括：耦接于电源与地线之间的第一逻辑单元以及第二逻辑单元，且所述第一逻辑单元与所述第二逻辑单元结构对称；四个控制单元，包括：第一控制单元、第二控制单元、第三控制单元以及第四控制单元；其中：所述第一控制单元、所述第一逻辑单元以及所述第三控制单元组成通路；所述第二控制单元、所述第二逻辑单元以及所述第四控制单元组成通路；其中至少一个控制单元，适于控制所在通路的电源与地线之间的通路断开或闭合。采用所述锁存器与分频器，可以有效降低Wang结构二分频器电路的功耗。
- 一种核电站模拟量信号隔离分配装置-201410203810.7
- 朱铭煜;查章其;王佳承;傅晓光 - 国核自仪系统工程有限公司
- 2014-05-15 - 2019-01-04 - H03K19/094
- 一种核电站模拟量信号隔离分配装置，涉及电信号处理技术领域，所解决的是提高信号传输距离及抗电磁干扰能力的技术问题。该装置包括信号转换单元、运算放大器、场效应管、电源模块，及多个隔离变压器；模拟量信号通过信号转换单元、运算放大器、场效应管后依次串接各个隔离变压器的原边绕组到电源模块的输出端，各隔离变压器的副边绕组各接一信号分配回路，每条信号分配回路中均接有输出侧滤波电感及输出测滤波电容，每一信号分配回路的输出侧正负端构成一个分路信号输出端口，并且各信号分配回路成并联关系。本发明提供的装置，特别适用于处理核电站模拟量信号。
- 一种具有稳定输出的开关量输出电路-201820668009.3
- 李堂忠;张枫轩;何肖平;徐昌华 - 浙江安控科技有限公司
- 2018-05-07 - 2019-01-04 - H03K19/094
- 本实用新型公开了一种具有稳定输出的开关量输出电路，包括继电器SW1、场效应管M1、场效应管M2、二极管D1、二极管D2、电容C1、电容C2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6和触发器U2A，继电器SW1的一号引脚连接于场效应管M1的漏极，继电器SW1的二号引脚连接于场效应管M2的漏极，继电器SW1的三号引脚连接于继电器常开端口RLY‑NO，继电器SW1的四号引脚连接于继电器公共端口RLY‑COM。本具有稳定输出的开关量输出电路，使得输出电路稳定、可靠，从而能够为生产提供稳定、可靠的数字驱动信号。
- 一种混沌电路-201610273971.2
- 姜敏;李文石;冯烨佳 - 苏州大学
- 2016-04-28 - 2018-12-21 - H03K19/094
- 本申请公开了超低电压供电的7管MOS混沌电路。本发明简化了基于两个单频率产生模块和一个非线性模块所构造的混沌电路，所述核心电路是3管有源电感电路，利用4管频率产生电路输出一路基础频率信号。与现有技术相比，本发明较大地简化了已知的MOS管实现的混沌电路结构，设计原理充分利用了3管MOS实现有源电感，同时因为找到了反馈线的合适的馈入点，可以节省一个独立的频率产生电路，就能达到逐步化简电路结构为7管的目的，同时保留了分别实现模拟混沌的时域复杂性和连续带宽频谱特性。
- 半导体器件和驱动系统-201410344683.2
- 深海郁夫 - 瑞萨电子株式会社
- 2014-07-18 - 2018-12-07 - H03K19/094
- 本发明涉及半导体器件和驱动系统。输出MOS晶体管具有与电源连接的漏极和与输出端子连接的源极。短路MOS晶体管具有与输出端子连接的源极。短路MOS晶体管被形成在与电源连接的半导体衬底中。开关器件被形成在半导体衬底中形成的半导体区域中，并且包含与输出MOS晶体管的栅极连接的第一扩散层和被形成在半导体区域中并且与短路MOS晶体管的漏极连接的第二扩散层。
- 锁存器-201510372875.9
- 吴毅强;赖玠玮 - 展讯通信（上海）有限公司
- 2015-06-30 - 2018-11-27 - H03K19/094
- 一种锁存器，包括：耦接于电源与地线之间的第一以及第二逻辑单元，且所述第一逻辑单元与所述第二逻辑单元结构对称；第一、第二、第三以及第四控制单元，所述第一、第三控制单元与所述第一、第二逻辑单元的一端耦接，形成第一通路，所述第二、第四控制单元与所述第一、第二逻辑单元的另一端耦接，形成第二通路；任一控制单元中均包括多个开关，各开关适于根据接收到来自控制信号输入端的控制信号闭合或断开，使得所述锁存器输出与所述控制信号对应占空比的输出信号。采用所述锁存器，可以有效降低分频器的电路复杂度，从而降低射频电路的复杂度，减少射频电路的面积。
- 一种适用于硅光调制器的高速率高摆幅的驱动器电路-201610200288.6
- 朱文锐;张德华;赵磊 - 华为技术有限公司
- 2016-03-31 - 2018-11-16 - H03K19/094
- 本发明实施例公开了一种适用于硅光调制器的高速率高摆幅的驱动器电路，其中，驱动器电路分别与驱动器前级电路、调制器负载连接，驱动器电路包括至少一条输出电路，输出电路包括：第一反相器、第一电压偏置模块、第二反相器、第二电压偏置模块以及电感；其中：第一反相器的输入端与驱动器前级电路的输出端连接；第一反相器的输出端与第一电压偏置模块的输入端连接；第一电压偏置模块的输出端与第二反相器的输入端连接；第二反相器的输出端与第二电压偏置模块的输入端连接；第二电压偏置模块的输出端与电感的输入端连接；电感的输出端与调制器负载的输入端连接。通过这样的电路连接形成的驱动器电路，在保证高速率的同时，提高了驱动器输出摆幅。
- 一种脉冲电磁阀驱动电路-201820588511.3
- 刘双春;王志勇;魏肃;柴智;黄志强;刘全喜 - 厦门芯阳科技股份有限公司
- 2018-04-23 - 2018-11-16 - H03K19/094
- 本实用新型提供一种脉冲电磁阀驱动电路，包括单片机U1、第一储能模块、第二储能模块、开关SW1、P型场效应管、N型场效应管、至少两个NPN三极管、若干第一电阻、至少两个第二电阻、至少两个第三电阻。本实用新型提供的脉冲电磁阀驱动电路，结构简单、实用；通过NPN三极管、P型场效应管和N型场效应管，实现了脉冲电磁阀的打开和关闭；并通过第一储能模块和第二储能模块，保证在掉电阀位记忆时，单片机进行有效的状态记忆存储和维持脉冲电磁阀动作的完成；实现对脉冲电磁阀真实阀位状态进行监测的目的，通过单片机记忆存储真实阀位状态，无需每次开机均重新识别真实阀位状态，节省了开机时间，具有良好的市场前景。
- 具有电阻性多晶路由的触发器电路-201310272473.2
- 程志宏;王沛东 - 恩智浦美国有限公司
- 2013-03-25 - 2018-10-19 - H03K19/094
- 本发明涉及一种具有电阻性多晶路由的触发器电路。一种锁存器电路具有三态门和反向三态门，其共享相同的互补控制。当三态门被关断时，反向三态门锁定三态门的输出。互补的控制信号包括第一未掺杂多晶硅带。反向三态门的输出可经由第二未掺杂多晶硅带耦接至三态门的输出。
- 一种高速高线性全差分跟随器-201610335138.6
- 徐代果;刘涛;刘璐;邓民明;石寒夫;王旭 - 中国电子科技集团公司第二十四研究所
- 2016-05-19 - 2018-10-19 - H03K19/094
- 本发明公开了一种高速高线性全差分跟随器，包括源极跟随器，所述源极跟随器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、采样开关KP、采样开关KN和两个采样电容CL，该全差分跟随器还包括输入管衬底电压偏置电路，所述输入管衬底电压偏置电路包括第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管。在本发明中，输入管M1和M2的衬底电压会随着输入电压VIP和VIN的变化而变化，这会大大缓解传统输入NMOS管的衬底偏置效应，使得源极跟随器的输出阻抗趋于稳定，从而明显提高源极跟随器的线性度。
- 有源电感/电容的切换电路-201310419753.1
- 李琛;杨森林;杨海玲 - 上海集成电路研发中心有限公司
- 2013-09-13 - 2018-10-16 - H03K19/094
- 本发明公开了一种有源电感/电容的切换电路，包括第一NMOS晶体管，其源极连接第三电流源，漏极接电压源；第二NMOS晶体管，其漏极连接第二电流源及所述第一NMOS晶体管的栅极；第三NMOS晶体管，其漏极与所述第二NMOS晶体管的源极相连，栅极与所述第一NMOS晶体管的源极相连，源极接地；以及第四NMOS晶体管，其漏极与所述第二NMOS晶体管的栅极以及第一电流源相连，栅极与所述第三NMOS晶体管的源极相连，漏极接地，其中所述有源电感/电容的切换电路在其工作频率为低频时等效为有源电感，高频时等效为有源电容。
- 失效保护电路-201410776153.5
- 潘磊;孟庆超 - 台湾积体电路制造股份有限公司
- 2014-12-15 - 2018-10-12 - H03K19/094
- 一种失效保护电路，包括：第一NMOS晶体管，栅极连接至第一电压节点，漏极连接至第一控制端；第一PMOS晶体管，栅极连接至第一NMOS晶体管的源极，源极连接至第一电压节点；第二PMOS晶体管，栅极连接至第二控制端，源极连接至第一PMOS晶体管的漏极；第三PMOS晶体管，栅极连接至第一PMOS晶体管的栅极，源极连接至第一电压节点；第四PMOS晶体管，源极连接至第三PMOS晶体管的漏极，并且进一步连接至第一PMOS晶体管的漏极和第二PMOS晶体管的源极；第五PMOS晶体管，栅极连接至第一电压节点，源极连接至第一PMOS晶体管的栅极；第二NMOS晶体管，漏极连接至第二PMOS晶体管的漏极，源极连接至第二电压节点；第三NMOS晶体管，漏极连接至第四PMOS晶体管的漏极，源极连接至第二电压节点。
- 锁存器、基于电流模逻辑的二分频器电路以及分频器-201810428962.5
- 何建中;朱新新 - 清能华波（北京）科技有限公司
- 2018-05-07 - 2018-09-28 - H03K19/094
- 本发明公开了一种锁存器、基于电流模逻辑的二分频器电路以及分频器，锁存器包括第一、第二逻辑单元和控制单元，第一逻辑单元包括第一输入端、第二输入端、第一输出端、第二输出端和时钟信号正输入端，第二逻辑单元包括第三输入端、第四输入端、第三输出端、第四输出端和时钟信号负输入端，第一输出端与第三输入端和第四输出端耦接，第二输出端与第三输出端和第四输入端耦接；控制单元耦接于第一逻辑单元与电源之间，以及第二逻辑单元与电源之间，通过电阻调节控制电源与地线之间的电流通路。本发明提供了一种输出端电阻值可控的锁存器，基于该锁存器实现的分频器能够消除现有分频器分频范围窄的问题，很大程度上提高分频器的分频范围。
- 专利分类
