[实用新型]动态存储器的列选择信号驱动电路有效
| 申请号： | 201320138925.3 | 申请日： | 2013-03-25 |
| 公开（公告）号： | CN203150142U | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 段会福;俞冰;付妮 | 申请（专利权）人： | 西安华芯半导体有限公司 |
| 主分类号： | G11C11/4091 | 分类号： | G11C11/4091;G11C11/4063 |
| 代理公司： | 西安西交通盛知识产权代理有限责任公司 61217 | 代理人： | 田洲 |
| 地址： | 710055 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种动态存储器的列选择信号驱动电路，在现有列选择信号驱动电路的基础上增加PMOS管M3、NMOS管M6和反相器inv2，inv2输入为第二级灵敏放大器的放大使能信号cma，输出为cma_n，M3和M6的栅极接cma_n，当cma为低时，cma_n为高，M3关断，M6导通，列选择信号的值由列选择信号译码电路使能信号和预译码结果决定，当cma为高，cma_n为低，M3导通，M6关断，csl被强制为低。本实用新型通过在动态存储器中第二级灵敏放大器工作时，关闭位线和局部数据线之间的开关，以此解决动态存储器读操作时的电能浪费问题，以有效减少动态存储器的功耗。 | ||
| 搜索关键词： | 动态 存储器 选择 信号 驱动 电路 | ||
【主权项】：
一种动态存储器的列选择信号驱动电路，其特征在于，包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、第一反相器（inv1）和第二反相器（inv2）；第二反相器（inv2）的输入端连接第二级灵敏放大器的放大使能信号线（CMA）或第二级灵敏放大器的均衡信号线（RE_N），第二反相器（inv2）的输出端连接PMOS管M3的栅极和NMOS管M6的栅极；PMOS管M1的栅极和NMOS管M4的栅极连接列选择信号译码电路使能信号输入线（csle）；PMOS管M2的栅极和NMOS管M5的栅极连接预译码结果线（predecode）；PMOS管M1的源极、PMOS管M2的源极和PMOS管M3的源极共接，PMOS管M1的漏极、PMOS管M2的漏极、PMOS管M3的漏极、第一反相器（inv1）的输入端和NMOS管M4的漏极共接，第一反相器（inv1）的输出端连接列选择信号线（CSL），NMOS管M4的源极连接NMOS管M5漏极，NMOS管M5的源极连接NMOS管M6的源极，NMOS管M6的漏极接地。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安华芯半导体有限公司，未经西安华芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320138925.3/，转载请声明来源钻瓜专利网。
- 上一篇：无线显示电子吊钩秤
- 下一篇：温度可控的油水分离计量装置
- 同类专利
- 一种基于相变存储器实现二进制并行加法的方法及系统-201910016687.0
- 李震;张浩;胡阳;缪向水 - 华中科技大学
- 2019-01-08 - 2019-06-04 - G11C11/4091
- 本发明公开了一种基于相变存储器实现二进制并行加法的方法及系统，包括：第一相变存储器接收第一脉冲信号，并将第一脉冲信号转化为对应的第一阻值；第一放大电路读取第一阻值，并放大得到对应的第一电压值；第一模数转换电路将第一电压值转换为第一个二位二进制数据；第二相变存储器接收第二脉冲信号，并将第二脉冲信号转化为对应的第二阻值；第二放大电路读取第二阻值，并放大得到对应的第二电压值；第二模数转换电路将第二电压值转换为第二个二位二进制数据；译码电路将第一个二位二进制和第二个二位二进制进行加法运算，得到一个三位二进制数据并输出。本发明通过对相变存储单元施加脉冲，结合后续电路的处理，实现了二位二进制并行加法计算。
- 半导体存储器-201410344421.6
- 高桥弘行 - 瑞萨电子株式会社
- 2014-07-18 - 2019-05-28 - G11C11/4091
- 本发明涉及半导体存储器。半导体存储器包括：存储器单元阵列，其具有多个存储器单元；多个位线对，与存储器单元阵列的各列相对应地放置；读出放大器，与多个位线对相对应地放置成多个，用于放大在位线对之间的电势差，其中，读出放大器具有：预充电晶体管，其每一个具有扩散层并且对位线对进行预充电；以及开关晶体管，其每一个具有与预充电晶体管的扩散层一体形成的扩散层，用于将多个位线对选择性地连接到公共总线。
- 存储器电路以及包括该存储器电路的存储器设备-201811293640.0
- 崔轸湧;金尚玧;张寿凤 - 三星电子株式会社
- 2018-11-01 - 2019-05-17 - G11C11/4091
- 提供了一种存储器电路和包括该存储器电路的存储器设备。存储器电路可以连接到位线和互补位线，并且被配置为对位线和互补位线执行预充电。该存储器电路可以包括：均衡器，被配置为响应于均衡信号通过将位线与互补位线连接来均衡位线和互补位线的电压电平；以及预充电器，被配置为响应于预充电信号将位线和互补位线预充电到预充电电压。均衡信号和预充电信号可以经由单独的线接收。
- 具有感测放大器的互补金属氧化物半导体（CMOS）动态随机存取存储器（DRAM）单元-201410031048.9
- J·E·小巴尔赫;A·维哈博维奇 - 格芯公司
- 2014-01-23 - 2018-01-05 - G11C11/4091
- 描述了一种具有感测放大器的互补金属氧化物半导体（CMOS）动态随机存取存储器（DRAM）单元。在一个实施例中，该DRAM单元包括n型场效应晶体管（NFET）、p型场效应晶体管（PFET）、以及通过该NFET和PFET两者存取的储存电容器。位线对与DRAM单元耦接。具有单端读取路径的感测放大器通过所述位线中的仅一个位线读取DRAM单元中的数据，依赖于数据的写回路径通过所述位线中的任一个位线将数据写回到DRAM单元。感测放大器用于将数据写回到DRAM单元的位线依赖于数据的逻辑值。
- 存储器装置与控制方法-201410185248.X
- 郭锺太;卡洛马宗达 - 南亚科技股份有限公司
- 2014-05-05 - 2017-11-24 - G11C11/4091
- 本发明公开了一种存储器装置与控制方法。存储器装置包含延迟锁定回路模块、存储器库模块与控制模块。延迟锁定回路模块用来在被控制信号启动后，产生系统时脉信号。存储器库模块用来根据系统时脉信号与读取指令或写入指令，而进行读取或写入多个资料信号。控制模块用来接收至少一条控制指令而产生控制信号，当存储器库模块进入预充电模块模式或待机模式时，控制模块关闭延迟锁定回路模块。该存储器装置可在预充电模式或待机模式中正确操作，并同时节省一定的功率消耗。
- 存储器感应放大器电压调制-201380061833.2
- A.沙伊弗 - 英特尔公司
- 2013-06-12 - 2017-06-13 - G11C11/4091
- 存储器感应放大器电压调制。设备的一实施例包括有感应放大器的存储器、用于感应放大器的高压轨道的第一节点和用于感应放大器的低压轨道的第二节点、提供第一电压到第一节点和第二电压到第二节点的一个或更多个元件及控制该一个或更多个元件的电压控制引擎，其中，电压控制引擎要随着时间独立设置第一电压的值和第二电压的值。
- 具有双栅预充电和解码晶体管的读出放大器-201280055733.4
- R·弗兰特;J·福尔拉特;R·休斯;W·亨雷恩;H·弗朗茨;G·恩德斯 - SOITEC公司
- 2012-11-14 - 2014-07-16 - G11C11/4091
- 本发明涉及一种读出放大器，用于读出并放大储存在存储器单元中的数据，所述读出放大器在位线(BL)和互补于第一位线的参考位线(/BL)之间进行连接，并且包括：读出电路(SC)，读出电路(SC)能够提供指示储存在存储器单元内的数据的输出；以及预充电和解码电路(PDC)，预充电和解码电路(PDC)包括在预充电操作期间用于给第一位线和第二位线预充电，并且在读取操作期间用于将由读出电路提供的输出传输至数据线(LIO，/LIO)的成对的双栅晶体管(T5、T6)。
- 具有电流控制器和降低的功率需求的存储器装置及方法-201310526964.5
- 约翰·林奇 - 约翰·林奇
- 2010-02-16 - 2014-01-22 - G11C11/4091
- 本发明披露一种具有电流控制器和降低的功率需求的存储器装置及方法。该存储器装置包括存储器位元、位线放大器、电流停止机构、开关及读取位线，读取位线电压由存储器位元内部的受控电流源中的电流控制改变，各存储器位元电连接到读取位线，电流流过受控电流源；受控电流源的电流由电流控制器的电压控制；位线放大器将读取位线的电压的变化转换为输出至不同于读取位线的信号的二进制值用作读取位线上的电压的变化大于预定阈值的指示；电流停止机构输出从指示得出的电流停止信号激活开关；读取位元内部的受控电流源通过开关电连接至电流控制器；受控电流源中的电流由开关停止使读取位线上的电压的变化大于预定阈值的情况下受控电流源中的电流停止。
- 动态存储器的列选择信号驱动电路-201320138925.3
- 段会福;俞冰;付妮 - 西安华芯半导体有限公司
- 2013-03-25 - 2013-08-21 - G11C11/4091
- 本实用新型提供一种动态存储器的列选择信号驱动电路，在现有列选择信号驱动电路的基础上增加PMOS管M3、NMOS管M6和反相器inv2，inv2输入为第二级灵敏放大器的放大使能信号cma，输出为cma_n，M3和M6的栅极接cma_n，当cma为低时，cma_n为高，M3关断，M6导通，列选择信号的值由列选择信号译码电路使能信号和预译码结果决定，当cma为高，cma_n为低，M3导通，M6关断，csl被强制为低。本实用新型通过在动态存储器中第二级灵敏放大器工作时，关闭位线和局部数据线之间的开关，以此解决动态存储器读操作时的电能浪费问题，以有效减少动态存储器的功耗。
- 半导体集成电路器件-201210106969.8
- 高桥弘行;山野诚也 - 瑞萨电子株式会社
- 2012-04-12 - 2012-10-17 - G11C11/4091
- 公开了一种半导体集成电路器件。形成在同一扩散层中并且执行互补操作的晶体管相对于扩散层基本对称地布置。通过打破常规想法而提供了半导体集成电路器件，其使用能够部分地避免对于半导体集成电路器件的设计的限制并且减小尺寸和使制造成本更经济的布局。能够通过布置在同一扩散层中形成的两个晶体管并且通过有意地以非对称模式布置该两个晶体管来进行互补操作，从而能够进一步减小半导体集成电路器件的尺寸。
- 读放大器-201210060387.0
- 欧图尔·卡图契 - 台湾积体电路制造股份有限公司
- 2012-03-08 - 2012-09-26 - G11C11/4091
- 本发明涉及一种读放大器和一种电路，该电路包括：第一节点、第二节点、读放大器、至少一个第一晶体管、至少一个第二晶体管、以及第一控制电路和第二控制电路中的一个或者两者结合。将第一控制电路配置为生成用于至少一个第一晶体管的至少一个第一栅极的第一控制信号。第一控制信号能够提供低于第一工作电压的第一电压电平。将第二控制电路配置为生成用于至少一个第二晶体管的至少一个第二栅极的第二控制信号。第二控制信号能够具有高于第二工作电压的第二电压电平。
- 读出放大器-201110249282.5
- 谢尔吉·罗曼诺夫斯基;穆罕默德·努莫 - 台湾积体电路制造股份有限公司
- 2011-08-26 - 2012-08-22 - G11C11/4091
- 本发明公开一种读出放大器，其包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、以及第四NMOS晶体管。第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、以及第二NMOS晶体管形成交叉耦合读出对。第三PMOS和第四PMOS晶体管用作补偿晶体管。第三NMOS和第四NMOS晶体管用作读出使能晶体管。
- 支持低存储器单元电容的DRAM读出放大器-201080050288.3
- T·沃吉而桑;G·B·布罗纳 - 拉姆伯斯公司
- 2010-11-19 - 2012-07-18 - G11C11/4091
- 公开的实施例提供一种用于动态随机存储器的读出放大器。该读出放大器包括：位线，待耦合到DRAM中的待读出的单元；以及补码位线，输送位线上的信号补码。读出放大器还包括p型场效应晶体管配对，其包括将位线或者补码位线选择性耦合到高位线电压的交叉耦合PFET。读出放大器还包括n型场效应晶体管配对，其包括将位线或者补码位线选择性地耦合到接地的交叉耦合NFET。NFET配对轻度掺杂以提供在NFET配对中NFET之间的低阈值电压失配。在一种变化中，NFET的栅极材料选择成具有补偿NFET中因轻度衬底掺杂所致的负阈值电压的功函数。在另一变化中，读出放大器还包括交叉耦合锁存NFET配对。该锁存NFET正常掺杂并配置成在轻度掺杂的NFET完成读出位线上的电压之后锁存位线上的电压。
- 用于半导体集成电路器件的感测放大器结构-201110413980.4
- 千德秀 - 海力士半导体有限公司
- 2011-12-13 - 2012-07-04 - G11C11/4091
- 提供一种用于半导体集成电路器件的感测放大器结构。所述半导体集成电路器件包括第一信号线和第二信号线以及感测放大器，所述感测放大器包括多个PMOS晶体管和多个NMOS晶体管。感测放大器被配置为感测放大第一信号线与第二信号线之间的电势差。NMOS晶体管和PMOS晶体管的被施加相同信号并具有相同导电类型的结区被形成在一个集成有源区中。
- 一种适用于随机存储器的灵敏放大器-200810104028.4
- 张赛;刘奎伟 - 北京芯技佳易微电子科技有限公司
- 2008-04-14 - 2009-10-21 - G11C11/4091
- 本发明公开了一种适用于随机存储器的灵敏放大器，包括，放大电路、隔离电路、负载电阻电路、预充电电路和选择电路，其中：所述放大电路用于对位线b1，b1_b上的信号进行放大；所述隔离电路用于在对存储器进行读、写或者刷新操作时，接通隔离线a0，b0和位线b1，b1_b；所述负载电阻电路用于感应电流；所述预充电电路用于对隔离线a0，b0以及位线b1，b1_b进行预充电；所述选择电路用于在进行读或者写操作时，接通隔离线a0，b0和存储器输出端gb1，gb1_b。依照本发明，能够降低灵敏放大器面积，并提高存储器访问速度。
- 存储器电路和电荷感测方法-200810161042.8
- 许国源;金英硕;王兵;黄明杰 - 台湾积体电路制造股份有限公司
- 2008-09-24 - 2009-09-16 - G11C11/4091
- 本发明包括存储器电路和电荷感测方法，揭示一种感测放大器的电路和方法，用以感测存储单元所存储的电荷。存储单元耦接到位线和互补位线，差动感测放大器耦接到位线和互补位线。在感测放大器使能之前，正预充电电压加到位线和互补位线上。存储单元对应字线输出电压到位线，而感测放大器对应感测使能信号感测介于位线和互补位线之间的差动电压。另外揭示一种电压调节器，用以产生参考电压，以80％的正供应电压为佳。另外揭示一种感测存储单元内所存储的数据的方法。本发明提供改善感测放大器的操作的电路和方法，也提供改善感测放大器中所用的参考电压的电路和方法，其不需要使用虚拟单元或另外的写入选择信号来使能高速的感测放大器操作。
- 存储电路以及用于对存储元件进行读出的方法-200780014479.2
- 毛里茨·M·N·斯托姆斯 - NXP股份有限公司
- 2007-04-19 - 2009-05-06 - G11C11/4091
- 存储电路包括：至少一个存储元件(T1)；读出放大器(SA)，用于读出存储元件(T1)的状态；开关设备(T2)，用于将读出放大器(SA)选择性地耦合到存储元件(T1)。读出放大器(SA)包括第一模块(M1)和第二模块(M2)。第一模块(M1)提供被限制为最大值(Iref+Ibias)的第一电流。第二模块(M2)提供第二电流，所述第二电流从读出操作开始时的比最大值高的值减小到读出操作结束时的比最大值低的值。存储电路具有第三模块(CS2)，所述第三模块(CS2)用于在开关设备(T2)耦合至存储元件(T1)的一侧吸收第三电流(Ibias)。
- 半导体器件和DRAM控制器-200810161708.X
- 高桥弘行 - 恩益禧电子股份有限公司
- 2008-09-22 - 2009-03-25 - G11C11/4091
- 根据本发明的一种半导体器件，读出放大器的预充电平和读出放大电平间的差分电势被设置成电源电势(VCC-GND)，从而改善保持特征的抗衰退性。而且，通过这种改善，可以实现低功耗。另外，预充电平被设置成电源GND或VCC，从而实现预充电平的稳定供应。此外，由于不再需要用于预充的电源电路，芯片的尺寸能够被减小。
- 专利分类
