[发明专利]半导体器件

摘要

本发明涉及半导体器件，将提高半导体器件内部的布线板和第二半导体芯片的电源和接地的抗扰性。第一半导体芯片安装在布线板上，第二半导体芯片安装在位于第一半导体芯片之上的中央部分。第二半导体芯片的电源和接地系统的底表面电极通过在第一半导体芯片的中央部分形成的芯片通路通向在布线板的中央部分形成的它们相应的外部耦合电极。电源和接地系统底表面电极、通路以及外部耦合电极在电源和接地系统之间分别彼此离散地排列。

主权项

1.一种半导体器件，包括：布线板；安装在所述布线板之上的第一半导体芯片；以及安装在位于所述第一半导体芯片之上的中央部分的第二半导体芯片，其中，所述布线板包括：以阵列形式设置在所述布线板的底表面处的多个外部耦合电极；以阵列形式设置在所述布线板的顶表面处的多个衬底电极，所述衬底电极的节距小于所述外部耦合电极的节距；以及用于将所述外部耦合电极和所述衬底电极分别彼此耦合的衬底内布线，其中，所述第一半导体芯片包括：通过半导体集成电路技术集成的第一内部电路；多个第一芯片底表面电极，分别耦合到它们对应的衬底电极且耦合到所述第一内部电路的所需电路节点，所述多个第一芯片底表面电极以阵列形式设置在所述第一半导体芯片的底表面处；以及多个第一芯片顶表面电极，分别耦合到所述第一内部电路的所需电路节点，并以阵列形式设置在所述第一半导体芯片的顶表面处，其中，所述第二半导体芯片包括：通过半导体集成电路技术集成的第二内部电路；多个第二芯片底表面电极，分别耦合到它们对应的第一芯片顶表面电极且耦合到所述第二内部电路的所需电路节点，所述多个第二芯片底表面电极以阵列形式布置在所述第二半导体芯片的底表面处；以及多个第二芯片顶表面电极，分别耦合到所述第二内部电路的所需电路节点并以阵列形式布置在所述第二半导体芯片的顶表面处，其中，所述第二芯片底表面电极和所述第二芯片顶表面电极中的用于信号以及电源和接地系统的对应的电极通过第二硅通路耦合，用于电源系统的第二硅通路和用于接地系统的第二硅通路排列成基于一个单元或多个单元以所需组合彼此配对，其中，在所述第一芯片底表面电极和所述第一芯片顶表面电极中，耦合到所述第二硅通路的所述电源和接地系统的电极集中在所述第一半导体芯片的中央部分，集中在所述中央部分的所述电源和接地系统的所述第一芯片底表面电极以及与所述第一芯片底表面电极对应的所述第一芯片顶表面电极通过第一硅通路耦合，所述电源系统的第一硅通路和所述接地系统的第一硅通路排列成基于一个单元或多个单元以所需组合彼此配对，其中，在所述外部耦合电极和所述衬底电极中，耦合到所述第一硅通路的与所述电源和接地系统相关的电极集中在所述布线板的中央部分，集中在所述中央部分的电源系统电极和接地系统电极排列成基于一个单元或多个单元以所需组合彼此配对，其中，所述第二半导体芯片具有拉长的电极布局区域，其中，所述第二内部电路具有数据输入/输出系统电路、命令/地址系统输入电路、以及其他电路，其中，通过所述第二硅通路耦合的电源和接地系统的电极分为用于向所述数据输入/输出系统电路提供电源和接地的数据系统电源和接地电极、用于向所述命令/地址系统输入电路提供电源和接地的命令/地址系统电源和接地电极、以及用于向所述其他电路提供电源和接地的其他电路系统电源和接地电极，其中，所述数据系统电源和接地电极沿所述电极布局区域的长边中的一个排列，其中，所述命令/地址系统电源和接地电极沿所述电极布局区域的 长边中的另一个排列，其中，所述其他电路系统电源和接地电极沿所述电极布局区域的在所述长边两端的短边排列，其中，所述第一半导体芯片具有如下方式的四组第一芯片顶表面电极，即，四个电极布局区域在同一平面内关于其纵向和横向方向以线对称阵列成矩阵形式是可耦合的，其中，所述四组第一芯片顶表面电极具有这样的关系：用于向所述第二半导体芯片的数据输入/输出系统电路提供电源和接地的所述数据系统电源和接地电极的布局区域分别被用于向所述命令/地址系统输入电路提供电源和接地的所述数据系统电源和接地电极的布局区域夹着，其中，在设置在布线板中并且分别耦合到所述多个第一芯片底表面电极的所述多个衬底电极中，用于向所述数据输入/输出系统电路提供电源的多个数据输入/输出系统电极布置在所述布线板的中央部分中，使得所述多个数据输入/输出系统沿着所述四个电极布局区域中的每个的纵向排列，且其中，用于向所述命令/地址系统输入电路提供电源的多个命令/地址系统电极沿着所述四个电极布局区域中的每个的纵向排列，并且布置成夹着其间的所述多个数据输入/输出系统电极。