[发明专利]一种大电流P型绝缘体上硅横向绝缘栅双极型晶体管

摘要

一种大电流P型绝缘体上硅横向绝缘栅双极型晶体管，包括：N型衬底，在N型衬底上设有埋氧层，在埋氧层上设有P型外延层，在P型外延层内部设有P型缓冲阱区、N型体区和P型中心缓冲阱区，在P型缓冲阱区内设有N型漏区，在N型体区中设有P型源区和N型体接触区，在P型中心缓冲阱区内设有P型基区和N型发射区，在P型外延层的表面设有栅氧化层和场氧化层，在栅氧化层的表面设有多晶硅栅，晶体管表面一定范围内还设有钝化层和金属层，其特征在于，晶体管为对称型结构，N型漏区上的漏极金属分别与对应的P型基区上的基极金属通过金属层连通，并从N型发射区输出，这种结构可以在不增加晶体管面积的基础上有效提高电流密度。

主权项

一种大电流P型绝缘体上硅横向绝缘栅双极型晶体管，包括：N型硅衬底（1），在N型硅衬底（1）上设有埋氧层（2），在埋氧层（2）上设有P型外延层（3），在P型外延层（3）内设有P型中心缓冲阱区（22），在P型中心缓冲阱区（22）内设有N型发射区（20），在N型发射区（20）上连接有发射极金属（21），其特征在于，在P型中心缓冲阱区（22）内设有第一P型基区（19）及第二P型基区（19’），所述第一P型基区（19）与第二P型基区（19’）分别位于N型发射区（20）的两外侧且对称于N型发射区（20），在第一P型基区（19）上连接有第一基极金属（18），在第二P型基区（19’）上连接有第二基极金属（18’），在P型中心缓冲阱区（22）的两外侧分别设有第一N型体区（16）及第二N型体区（16’）且第一N型体区（16）和第二N型体区（16’）对称于P型中心缓冲阱区（22），在第一N型体区（16）内顺序设有第一P型源区（13）、第一N型体接触区（14）及第二P型源区（15），在第二N型体区（16’）内顺序设有第三P型源区（13’）、第二N型体接触区（14’）及第四P型源区（15’），在第一P型源区（13）、第一N型体接触区（14）、第二P型源区（15）、第三P型源区（13’）、第二N型体接触区（14’）及第四P型源区（15’）上连接有源极金属（12），在第一N型体区（16）外侧设有第一P型缓冲阱区（4），在第一P型缓冲阱区（4）内设有第一N型漏区（5），在第一N型漏区（5）上连接有第一漏极金属（6）且第一漏极金属（6）与所述的第一基极金属（18）连接，在第二N型体区（16’）外侧设有第二P型缓冲阱区（4’），在第二P型缓冲阱区（4’）内设有第二N型漏区（5’），在第二N型漏区（5’）上连接有第二漏极金属（6’）且第二漏极金属（6’）与所述的第二基极金属（18’）连接，并且，第一P型缓冲阱区（4）和第二P型缓冲阱区（4’）对称于P型中心缓冲阱区（22），在P型外延层（3）的表面设有第一栅氧化层（24）、第一场氧化层（26）、第二栅氧化层（24’）、第二场氧化层（26’）、第三栅氧化层（11）、第三场氧化层（8）、第四栅氧化层（11’）及第四场氧化层（8’），第一栅氧化层（24）的一端与第一场氧化层（26）的一端相抵且位于P型中心缓冲阱区（22）与第一N型体区（16）之间，第一栅氧化层（24）的另一端向第二P型源区（15）延伸并止于第二P型源区（15）的外边界，第一场氧化层（26）的另一端延伸并进入P型中心缓冲阱区（22），第二栅氧化层（24’）的一端与第二场氧化层（26’）的一端相抵且位于P型中心缓冲阱区（22）与第二N型体区（16’）之间，第二栅氧化层（24’）的另一端向第三P型源区（13’）延伸并止于第三P型源区（13’）的外边界，第二场氧化层（26’）的另一端延伸并进入P型中心缓冲阱区（22），第三栅氧化层（11）的一端与第三场氧化层（8）的一端相抵且位于第一N型体区（16）与第一P型缓冲阱区（4）之间，第三栅氧化层（11）的另一端向第一P型源区（13）延伸并止于第一P型源区（13）的外边界，第三场氧化层（8）的另一端向第一N型漏区（5）延伸并止于第一N型漏区（5）的外边界，第四栅氧化层（11’）的一端与第四场氧化层（8’）的一端相抵且位于第二N型体区（16’）与第二P型缓冲阱区（4’）之间，第四栅氧化层（11’）的另一端向第四P型源区（15’）延伸并止于第四P型源区（15’）的外边界，第四场氧化层（8’）的另一端向第二N型漏区（5’）延伸并止于第二N型漏区（5’）的外边界，在第一栅氧化层（24）上设有第一多晶硅栅（25）且第一多晶硅栅（25）延伸至第一场氧化层（26）的上表面，在第二栅氧化层（24’）上设有第二多晶硅栅（25’）且第二多晶硅栅（25’）延伸至第二场氧化层（26’）的上表面，在第三栅氧化层（11）上设有第三多晶硅栅（10）且第三多晶硅栅（10）延伸至第三场氧化层（8）的上表面，在第四栅氧化层（11’）上设有第四多晶硅栅（10’）且第四多晶硅栅（10’）延伸至第四场氧化层（8’）的上表面，在第一多晶硅栅（25）、第二多晶硅栅（25’）、第三多晶硅栅（10）及第四多晶硅栅（10’）上连接有栅极金属（17），在第三场氧化层（8）、第三多晶硅栅（10）、第一P型源区（13）、第一N型体接触区（14）第二P型源区（15）、第一N型漏区（5）、第一多晶硅栅（25）、第一场氧化层（26）、N型发射区（20）、第一P型基区（19）、第二P型基区（19’）、第二场氧化层（26’）、第二多晶硅栅（25’）、第三P型源区（13’）、第二N型体接触区（14’）、第四P型源区（15’）、第四多晶硅栅（10’）、第四场氧化层（8’）及第二N型漏区（5’）的表面设有钝化层（7）。