[发明专利]层叠型半导体装置的制作方法和制作装置有效
申请号: | 201210320573.3 | 申请日: | 2012-08-31 |
公开(公告)号: | CN102969264A | 公开(公告)日: | 2013-03-13 |
发明(设计)人: | 芳村淳;大沟尚子 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L21/683 | 分类号: | H01L21/683;H01L21/50 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 陈海红;段承恩 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种保持半导体芯片间的粘接可靠性,并抑制吸附托架的脱离不良等的发生的层叠型半导体装置的制作方法。在实施方式的制作方法中,曝光并显影在半导体晶片1的电路面1a形成的感光性表面保护膜兼粘接剂层2形成的开口部之后,切断半导体晶片1,制作具有感光性表面保护膜兼粘接剂层2的半导体芯片7。由吸附托架9保持并拾取第2半导体芯片7B之后,通过第1感光性表面保护膜兼粘接剂层2A将第2半导体芯片7B与第1半导体芯片7A粘接。吸附托架9具有对第2半导体芯片7A的紧贴力比半导体芯片7A、7B间的紧贴力更低的吸附面9a。 | ||
搜索关键词: | 层叠 半导体 装置 制作方法 制作 | ||
【主权项】:
一种层叠型半导体装置的制作方法,其特征在于,包括以下步骤:在半导体晶片的电路面形成感光性表面保护膜兼粘接剂层,其中上述半导体晶片包括多个芯片区域、和划分上述多个芯片区域的切割区域,并在上述多个芯片区域的上述电路面分别形成电极焊盘;将上述感光性表面保护膜兼粘接剂层曝光并显影,在上述感光性表面保护膜兼粘接剂层形成使上述电极焊盘及上述切割区域露出的开口部;在上述半导体晶片的非电路面粘贴支持片,并沿着上述切割区域切断上述半导体晶片,制作将上述多个芯片区域单片化并具有上述感光性表面保护膜兼粘接剂层的半导体芯片;将第1半导体芯片由吸附托架保持并从上述支持片拾取之后,将上述第1半导体芯片粘接在电路基础材料上;将第2半导体芯片由上述吸附托架保持并从上述支持片拾取之后,经由在上述第1半导体芯片的电路面形成的第1感光性表面保护膜兼粘接剂层,在加热了的上述第1半导体芯片上配置上述第2半导体芯片,将上述第1半导体芯片和上述第2半导体芯片粘接;和电连接上述电路基础材料的连接部和上述第1及第2半导体芯片的上述电极焊盘;其中,上述吸附托架具有对上述第2半导体芯片的紧贴力比上述第1半导体芯片和上述第2半导体芯片间的紧贴力更低的吸附面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210320573.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造