[发明专利]超结功率器件制造方法以及半导体器件制造方法

摘要

超结功率器件制造方法以及半导体器件制造方法。生长第一外延层；利用掺杂掩膜版在第一外延层表面形成第一光阻层；形成第一柱状掺杂区；在第一外延层的表面形成第二外延层；在第二外延层表面形成重复光阻层；形成第二柱状掺杂区；在第二外延层表面形成硬掩膜层和第二光阻层；形成位于第一柱状掺杂区和第二柱状掺杂间及两侧的沟槽；通过热氧化形成栅氧层；在沟槽内填入栅电极层；去除位于表面的栅电极层；形成体区；形成负光阻层，采用掺杂掩膜版曝光显影从而使得形成图案的负光阻层的图案对应于第一柱状掺杂区和第二柱状掺杂区的区域，并且掺杂掩膜版的图案与形成图案的负光阻层的图案互补；利用掺杂掩膜版形成的负光阻层图案注入粒子，形成源区。

主权项

一种超结功率器件制造方法，其特征在于包括：在硅衬表面生长第一外延层，衬底和第一外延层具有第一掺杂类型；在第一外延层表面的切割道区刻蚀形成第一标记；以第一标记为位置基准，利用掺杂掩膜版在第一外延层表面形成第一光阻层；利用第一光阻层执行多次注入离子形成第一柱状掺杂区；去除第一光阻层；在第一外延层的表面形成第二外延层，其中在第二外延层上形成与第一标记相对应的第二标记；利用掺杂掩膜版，以第二外延层上的第二标记为基准，再次形成与第一光阻层相同的重复光阻层，然后利用重复光阻层执行多次注入高能离子形成第二柱状掺杂区，第一柱状掺杂区和第二柱状掺杂区都具有第二掺杂类型；去除重复光阻层；在第二外延层表面形成硬掩膜层和第二光阻层；以第二标记为基准，采用沟槽掩膜版曝光显影并刻蚀，以形成位于第一柱状掺杂区和第二柱状掺杂之间及两侧的沟槽，并且最外围的若干沟槽位于第一柱状掺杂区和第二柱状掺杂区外，还产生位于体区边缘和外围柱状掺杂区之间的多个附加沟槽；去掉第二光阻层和硬掩膜层；在沟槽侧壁和底部以及第二外延层表面，通过热氧化形成栅氧层；再向沟槽内填入栅电极层，其中，第一柱状掺杂区和第二柱状掺杂区扩散，从而彼此连接，由此形成PN相间的载流子漂移区；去除位于表面的栅电极层；以体区掺杂掩膜层在表面形成第三光阻层，并注入粒子，以形成体区，其中体区的掺杂类型为第二掺杂类型，并且体区和柱状掺杂层连接；在表面形成第四负光阻层，以掺杂掩膜版曝光显影从而使得形成图案的第四负光阻层的图案对应于第一柱状掺杂区和第二柱状掺杂区的区域，并且掺杂掩膜版的图案与形成图案的第四负光阻层的图案互补；以及利用掺杂掩膜版版以及形成的第四负光阻层图案注入粒子，形成源区，其中源 区的掺杂类型为第一掺杂类型。