[发明专利]超结功率器件制造方法以及半导体器件制造方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种超结功率器件制造方法、以及采用了该超结功率器件制造方法的半导体器件制造方法。

背景技术

传统VDMOSFET（垂直双扩散金属-氧化物半导体场效应晶体管）的导通电阻包括以下几项：源极接触电阻、源区的电阻、沟道电阻、JFET（结晶型场效应晶体管）电阻、漂移层电阻、衬底电阻。

传统高压功率VDMOSFET器件用漂移层作电压支持层，其导通电阻主要就是漂移层电阻。漂移层的耐压能力由其厚度和掺杂浓度决定。所以，为了提高击穿电压，必须同时增加漂移层厚度和降低其掺杂浓度。这就使得漂移层的电阻不断增加。在导通状态时，尤其是高压时，漂移层电阻占导通电阻的主要部分。因此，如何在保证击穿电压的前提下使导通电阻，尤其是漂移层电阻，降低更多，直至突破硅限，已成为人们竞相研究的热门领域。

1988年，飞利浦美国公司申请美国专利，第一次给出了在横向高压MOSFET中采用交替的pn结构代替传统功率器件中低掺杂漂移层作电压支持层的方法。1997年提出了超结(super junction)理论概念。

图1至图11示意性地示出了根据现有技术的超结功率器件制造方法。如图1至图11所示，根据现有技术的超结功率器件制造方法包括：首先，在硅衬1表面生长第一外延层2，衬底和第一外延层具有第一掺杂类型，例如N型掺杂，如图1所示。

此后，在第一外延层2表面的切割道区刻蚀形成初始位置对准标记，称为第一标记M1，如图2所示。

此后，以第一标记M1为位置基准，利用掺杂掩膜版在第一外延层表面形成第一光阻层PR1，然后利用第一光阻层PR1执行多次注入高能离子形成第一柱状掺杂区A1；图3示出了执行3次注入高能离子形成第一柱状掺杂区A1的情况。

此后，去掉第一光阻层PR1，在第一外延层2的表面形成第二外延层3，其中在第二外延层3上的对应位置形成一个与第一标记M1相对应的第二标记M2；然后利用掺杂掩膜版，以第二外延层上的第二标记M2为基准，再次形成与第一光阻层PR1相同的重复光阻层PR10，然后利用重复光阻层PR10执行多次（例如3次）注入高能离子形成第二柱状掺杂区A2。第一柱状掺杂区A1和第二柱状掺杂区A2采用同一块掩膜版（掺杂掩膜版），并且，第一柱状掺杂区A1和第二柱状掺杂区A2都具有第二掺杂类型，例如P型掺杂，所得到的结构如图4所示。

此后，去除重复光阻层PR10，所得到的结构如图5所示。

此后，在第二外延层表面3形成硬掩膜层4和光阻层PR2，以第二标记为M2基准，采用沟槽掩膜版曝光显影并刻蚀，形成沟槽T1、T2、T3，所得到的结构如图6所示。

此后，去掉第二光阻层PR2和硬掩膜层4，所得到的结构如图7所示。

此后，在沟槽侧壁和底部以及第二外延层3表面，通过热氧化形成栅氧层5；再填入栅电极层6。在此过程中，柱状掺杂层（A1、A2）会扩散，彼此连接。从而形成PN相间的载流子漂移区，所得到的结构如图8所示。

此后，通过例如化学研磨或刻蚀工艺，除去表面的栅电极层6，所得到的结构如图9所示。

此后，以体区掺杂掩膜版在表面形成第三光阻层PR3，注入粒子，形成体区8。体区8掺杂为第二类型掺杂，体区8和柱状掺杂层连接。体区掩膜层的注入还会在元胞最外围的区域形成击穿保护环9，所得到的结构如图10所示。

此后，以源区掺杂掩膜版在表面形成第四光阻层PR4，注入粒子，形成源区10，其掺杂类型为第一掺杂类型，所得到的结构如图11所示。

但是，上述工艺过程需要使用较多的掩膜版。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少掩膜版数量的超结功率器件制造方法、以及采用了该超结功率器件制造方法的半导体器件制造方法。