[发明专利]防止金属硅化物桥接的半导体器件的制造方法有效
申请号: | 201210206518.1 | 申请日: | 2012-06-20 |
公开(公告)号: | CN103515212B | 公开(公告)日: | 2017-03-22 |
发明(设计)人: | 鲍宇 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 屈蘅,李时云 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种防止金属硅化物桥接的半导体器件的制造方法,通过在所述硬掩膜层中形成沟槽,并在沟槽侧壁依次形成第一侧墙和第二侧墙,去除硬掩膜层后,对所述第一侧墙进行回拉工艺(Pullback),从而形成上宽下窄的栅极结构,从而在后续进行金属化工艺的过程中,沉积的金属材料层无法停留在栅极结构的部分侧壁上,在所述栅极层上和所述半导体衬底上形成间隔开的金属材料层,从而有效避免金属材料层在所述栅极层中的扩散,导致栅极结构和半导体衬底中的源漏区导通的问题,防止金属硅化物桥接问题,降低半导体器件的失效问题的发生,进而提高半导体器件的良率。 | ||
搜索关键词: | 防止 金属硅 化物桥接 半导体器件 制造 方法 | ||
【主权项】:
一种防止金属硅化物桥接的半导体器件的制造方法,包括:提供半导体衬底,在所述半导体衬底上形成硬掩膜层,所述硬掩膜层中具有沟槽;在所述硬掩膜层及沟槽表面覆盖第一侧墙薄膜;刻蚀所述第一侧墙薄膜,以在所述沟槽的侧壁上形成第一侧墙;在所述硬掩膜层第一侧墙及沟槽表面覆盖第二侧墙薄膜;刻蚀所述第二侧墙薄膜,以在所述沟槽的侧壁上形成第二侧墙,所述第二侧墙覆盖于所述第一侧墙上;在所述沟槽中填充栅极层;去除所述硬掩膜层;对所述第一侧墙进行回拉工艺,从而形成上宽下窄的栅极结构,从而在后续进行金属化工艺的过程中,沉积的金属材料层无法停留在栅极结构的部分侧壁上;在所述半导体衬底及栅极层表面沉积金属材料层,以进行金属化工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210206518.1/,转载请声明来源钻瓜专利网。
- 上一篇:资源优化方法及装置
- 下一篇:输电铁塔用耐低温冲击角钢
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造