[发明专利]防止金属硅化物桥接的半导体器件的制造方法

说明书

技术领域

本发明涉及集成电路制造方法，尤其涉及一种防止金属硅化物桥接的半导体器件的制造方法。

背景技术

随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。

业界提出了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构。金属材料的栅极结构在高温退火工艺过程中，其功函数(Work Function)会发生大幅变化、导致栅极耗尽和RC延迟等问题影响半导体器件性能。为解决上述金属材料的栅极结构的问题，形成了栅极最后工艺(Gate-Last Process)，即先形成多晶硅材料的虚设栅极，进行源/漏注入及高温退火工艺后，再去除虚设栅极多晶硅层，并沉积金属材料，最终形成金属栅极。

金属氧化物半导体(CMOS)器件包括核心器件层和互连层，在核心器件层中形成栅极、源极和漏极等结构，通过互连层中的金属通孔和金属互连线将栅极、源极和漏极等结构电性引出。随着器件尺寸的不断减小，金属互连线与栅极、源极和漏极的接触面积不断缩小，其接触处的寄生电阻对器件的影响随之增加。为了减小寄生电阻，硅化金属工艺(Silicide)应运而生，由于金属硅化物具有高熔点、稳定性及低电阻率，进而提高了整个元件的驱动电流及操作速度，所以在集成电路工艺上的应用愈来愈普遍。

一般而言，金属硅化物以金属材料层经由热处理的方式沉积于半导体衬底及栅极上。通常金属材料层可以蒸镀(evaporation)或溅射(sputtering)的方式来沉积，而这些金属材料层经由炉管或快速热退火处理，并在纯度极高的气体(如氮气或氩气)中，便由金属与硅化界面反应而形成金属硅化物，以改善半导体器件的电连特性。

然而，当金属材料层沉积于栅极上时，随着栅极侧墙的宽度不断减薄，金属材料层在栅极侧墙中沿着水平方向的扩散效应愈发明显，极易造成栅极与源漏区的连通，形成金属硅化物桥接(Silicide Bridge)问题，进而引起半导体器件的失效问题。

发明内容

本发明的目的是提供一种防止金属硅化物桥接的半导体器件的制造方法，以提高半导体器件的良率。

本发明提供一种防止金属硅化物桥接的半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成硬掩膜层，所述掩膜层中具有沟槽；

在所述硬掩膜层及沟槽表面覆盖第一侧墙薄膜；

刻蚀所述第一侧墙薄膜，以在所述沟槽的侧壁上形成第一侧墙；

在所述硬掩膜层第一侧墙及沟槽表面覆盖所述第二侧墙薄膜；

刻蚀所述第二侧墙薄膜，以在所述沟槽的侧壁上形成第二侧墙，所述第二侧墙覆盖于所述第一侧墙上；

在所述沟槽中填充栅极层；

去除所述硬掩膜层；

对所述第一侧墙进行回拉工艺；

在所述半导体衬底及栅极层表面沉积金属材料层，以进行金属化工艺。

进一步的，所述第一侧墙的材质为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合。

进一步的，所述第二侧墙的材质为氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或无定形碳中的一种或其组合。

进一步的，所述硬掩膜层的材质为无定形碳、氮化硅、氧化硅或氮氧化硅。

进一步的，所述第一侧墙薄膜的材质为氮化硅，所述第二侧墙薄膜的材质为氧化硅，所述硬掩膜的材质为无定形碳。

进一步的，在刻蚀所述第一侧墙薄膜的步骤中，刻蚀反应物包括CH₃F和O₂，环境压力为10mTorr～50mTorr,能量为300W～800W，偏压为200V～500V，所述CH₃F的流量为50sccm～300sccm，所述O₂的流量为50sccm～200sccm。