[发明专利]一种半导体结构的制造方法无效
| 申请号： | 201110351250.6 | 申请日： | 2011-11-08 |
| 公开（公告）号： | CN103094120A | 公开（公告）日： | 2013-05-08 |
| 发明（设计）人： | 尹海洲;于伟泽 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体结构的制造方法，该方法包括：a)提供衬底(100)；b)在该衬底(100)之上形成伪栅堆叠，该伪栅堆叠包括栅极介质层(203)以及所述栅极介质层(203)上的伪栅(201)，所述伪栅(201)的材料是非晶硅；c)对所述伪栅(201)两侧的所述衬底(100)上暴露的区域进行离子注入，以形成源/漏区(110)；d)形成覆盖所述源/漏区(110)以及所述伪栅堆叠的层间介质层(400)；e)除去所述层间介质层(400)的一部分以暴露所述伪栅(201)，并移除所述伪栅(201)；f)执行源漏注入退火工艺。本发明提供的半导体结构的制造方法改变传统的替代栅工艺的流程，因此容易控制刻蚀时间，以及降低刻蚀难度，从而保证刻蚀工艺的稳定性。 | ||
| 搜索关键词： | 一种 半导体 结构 制造 方法 | ||
【主权项】：
一种半导体结构的制造方法，该方法包括：a)提供衬底(100)；b)在该衬底(100)之上形成伪栅堆叠，该伪栅堆叠包括栅极介质层(203)以及所述栅极介质层(203)上的伪栅(201)，所述伪栅(201)的材料是非晶硅；c)对所述伪栅(201)两侧的所述衬底(100)上暴露的区域进行离子注入，以形成源/漏区(110)；d)形成覆盖所述源/漏区(110)以及所述伪栅堆叠的层间介质层(400)；e)除去所述层间介质层(400)的一部分以暴露所述伪栅(201)，并移除所述伪栅(201)；f)执行源漏注入退火工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110351250.6/，转载请声明来源钻瓜专利网。
- 上一篇：安全电子支付的方法、设备及系统
- 下一篇：一种抗攻击的恶意软件识别方法及系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
