[发明专利]一种半导体结构及其制造方法无效
| 申请号： | 201110238839.5 | 申请日： | 2011-08-19 |
| 公开（公告）号： | CN102956454A | 公开（公告）日： | 2013-03-06 |
| 发明（设计）人： | 尹海洲;骆志炯;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/78;H01L29/423 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体结构及其制造方法，该方法包括以下步骤：提供衬底，在所述衬底上形成介质层和伪栅层；对所述伪栅层进行掺杂并退火；对所述伪栅层进行图形化，并形成伪栅，所述伪栅的顶部截面大于所述伪栅的底部截面；形成侧墙、源/漏区；沉积层间介质层并平坦化；去除伪栅以在所述侧墙内形成开口；在所述开口内形成栅极。相应地，本发明还提供了一种半导体结构。本发明通过形成倒锥台形伪栅，使得在后续去除伪栅并进行栅极材料填充的过程中，减小其工艺难度，避免出现空洞，提高器件的可靠性。 | ||
| 搜索关键词： | 一种 半导体 结构 及其 制造 方法 | ||
【主权项】：
一种半导体结构的制造方法，该方法包括以下步骤：(a)提供衬底，在所述衬底上形成介质层和伪栅层；(b)对所述伪栅层进行掺杂并退火；(c)对所述伪栅层进行图形化，并形成伪栅，所述伪栅的顶部截面大于所述伪栅的底部截面；(d)形成侧墙、源/漏区；(e)沉积层间介质层并平坦化；(f)去除伪栅以在所述侧墙内形成开口；(g)在所述开口内形成栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110238839.5/，转载请声明来源钻瓜专利网。
- 上一篇：MEMS传感器中的多层NONON膜
- 下一篇：一种省电的移动终端无线定位方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
