[发明专利]用于制作半导体器件的应力层的刻蚀方法有效
| 申请号： | 201010131920.9 | 申请日： | 2010-03-15 |
| 公开（公告）号： | CN102194753A | 公开（公告）日： | 2011-09-21 |
| 发明（设计）人： | 黄敬勇;沈满华;张海洋 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/311 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;顾珊 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于制作半导体器件的应力层的刻蚀方法，所述方法包括：提供一个具有NMOS区域、浅沟槽区域和PMOS区域的半导体器件，所述半导体器件的上表面形成有张应力层；以光刻胶图层遮蔽所述NMOS区域上的张应力层，暴露出所述浅沟槽区域和PMOS区域的张应力层；采用各向异性的主刻蚀对所述浅沟槽区域和PMOS区域上的张应力层进行刻蚀，以除去至少部分的张应力层；和采用各向同性的过刻蚀去除所述浅沟槽区域和PMOS区域上残余的张应力层。使用该方法能够较好地去除残余的不需要的应力层，不会破坏需要应力的NMOS区域的张应力层。 | ||
| 搜索关键词： | 用于 制作 半导体器件 应力 刻蚀 方法 | ||
【主权项】：
一种用于制作互补型金属氧化物半导体器件的应力层的刻蚀方法，其特征在于，所述方法包括：提供一个具有NMOS区域、浅沟槽区域和PMOS区域的半导体器件，所述半导体器件的上表面形成有张应力层；以光刻胶图层遮蔽所述NMOS区域上的张应力层，暴露出所述浅沟槽区域和PMOS区域的张应力层；采用各向异性的主刻蚀对所述浅沟槽区域和PMOS区域上的张应力层进行刻蚀，以除去所述浅沟槽区域和PMOS区域至少部分的张应力层；和采用各向同性的过刻蚀去除所述浅沟槽区域和PMOS区域上残余的张应力层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010131920.9/，转载请声明来源钻瓜专利网。
- 上一篇：金属层下介电层测试结构
- 下一篇：一种半导体器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
