[发明专利]非易失性半导体存储器无效
| 申请号： | 200610156410.0 | 申请日： | 2006-12-29 |
| 公开（公告）号： | CN1992076A | 公开（公告）日： | 2007-07-04 |
| 发明（设计）人： | 姜熙福 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22;H01L27/112 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 杨生平;杨红梅 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性半导体存储器包括多个三维单元阵列以减少芯片尺寸。该非易失性半导体存储器，包括：单位块单元阵列，其包括多个垂直多层的单元阵列，每个单元阵列都包括沿行和列方向设置的多个单位单元；列地址解码器，被配置成解码列地址，从而激活从多个单元阵列中被选择的单元阵列的位线；感测放大器部件，被配置成感测并放大多个单元阵列的位线的数据，并且该感测放大器部件被单位块单元阵列共用；以及垂直地址解码部件，被设置成解码垂直地址以选择多个单元阵列中的一个，且将来自感测放大器的输出信号连接至被选择的单元阵列的位线。 | ||
| 搜索关键词： | 非易失性 半导体 存储器 | ||
【主权项】：
1.一种非易失性半导体存储器，包括：单位块单元阵列，其包括多个垂直分层的单元阵列，每个单元阵列都包括沿行和列方向设置的多个单位单元；列地址解码器，被配置成解码列地址以激活从所述多个单元阵列中选择的单元阵列的位线；感测放大器部件，被配置成感测并放大所述多个单元阵列的所述位线的数据，并且所述感测放大器部件被所述单位块单元阵列共用；以及垂直地址解码部件，被配置成解码垂直地址以选择所述多个单元阵列中的一个，且将来自所述感测放大器的输出信号连接至所述被选择的单元阵列的所述位线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610156410.0/，转载请声明来源钻瓜专利网。
- 上一篇：分析物检验设备
- 下一篇：旋转式机械的叶片或轮叶
