[发明专利]非易失性半导体存储装置和非易失性半导体存储系统无效
| 申请号： | 01133927.6 | 申请日： | 2001-08-20 |
| 公开（公告）号： | CN1346132A | 公开（公告）日： | 2002-04-24 |
| 发明（设计）人： | 田中智晴;助川博 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;H01L27/115 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种可抑制成本增加的非易失性半导体存储装置。其特征在于包括第一半导体基板,其中形成有由多个非易失性半导体存储单元构成的存储阵列、与上述存储阵列相连接的多个位线、与上述存储单元相连接的多个字线、以及多个传输门晶体管,每个上述传输门晶体管的一端分别与字线相连接,其另一端分别与输入端子相连接;以及第二半导体基板,其中形成有其输出信号在与上述输入端子相连接的输出端子输出的用来控制上述字线的字线控制电路。 | ||
| 搜索关键词： | 非易失性 半导体 存储 装置 存储系统 | ||
【主权项】：
1.一种非易失性半导体存储装置，其特征在于包括：第一半导体基板，其中形成有由多个非易失性半导体存储单元构成的存储阵列、与上述存储阵列相连接的多个位线、与上述存储单元相连接的多个字线、以及多个传输门晶体管，每个上述传输门晶体管的一端分别与字线相连接，其另一端分别与输入端子相连接；以及第二半导体基板，其中形成有其输出信号在与上述输入端子相连接的输出端子输出的用来控制上述字线的字线控制电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01133927.6/，转载请声明来源钻瓜专利网。
- 上一篇：通信设备、通信系统、通信方法和记录介质
- 下一篇：半导体器件
