“金致旭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]测试架构、测试系统及在晶圆级测试半导体装置的方法-CN201611140361.1有效
发明人：边永镛;宋浩圣;金致旭 -专利权人：三星电子株式会社
申请日： 2016-12-12 - 公布日： 2020-03-31 - 主分类号： H01L21/66 文献下载
摘要：公开了测试架构、测试系统及在晶圆级测试半导体装置的方法。从具有测试架构的晶圆制造半导体芯片的方法包括：在晶圆上形成多个裸片，多个裸片中每一个都包括半导体装置，形成通常耦合至裸片的至少两个共用焊盘，这至少两个共用焊盘在划片通道中形成，划片通道将裸片彼此划分，以及使用至少两个共用焊盘同时在晶圆级测试半导体装置。
测试架构系统晶圆级半导体装置方法

[发明专利]包括功率噪声降低的电压生成电路的半导体芯片封装件-CN201210380798.8有效
发明人：姜善远;金致旭;禹贤贞;黄祥俊 -专利权人：三星电子株式会社
申请日： 2012-10-10 - 公布日： 2017-05-31 - 主分类号： H01L23/58 文献下载
摘要：提供一种包括功率噪声降低的电压生成电路的半导体芯片封装件。所述半导体芯片封装件消除和最小化从半导体芯片封装件中的电压生成电路产生的功率噪声，所述半导体芯片封装件包括集成电路芯片，具有电压生成电路和连接端子，其中，所述电压生成电路接收外部电压以生成用于内部电路的电源电压，所述连接端子连接到所述电压生成电路的输出节点；安装基底，包括电连接到所述连接端子以降低电源电压的功率噪声的噪声消除器，所述安装基底用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。
包括功率噪声降低电压生成电路半导体芯片封装

[发明专利]在半导体存储器件中产生提升电压的电路和方法-CN200610051303.1无效
发明人：张寿凤;金致旭 -专利权人：三星电子株式会社
申请日： 2006-01-05 - 公布日： 2006-09-27 - 主分类号： G11C11/401 文献下载
摘要：在半导体存储器件的提升电压产生电路中，有源突跳器驱动信号产生电路响应行激活命令产生具有第一脉冲持续时间的有源突跳器驱动信号并响应刷新命令产生具有第二脉冲持续时间的有源突跳器驱动信号。有源突跳器电路响应有源突跳器驱动信号来产生提升电压。第二脉冲持续时间可以大于第一脉冲持续时间，从而可以改善刷新操作中提升电压的泵激效率。
半导体存储器件产生提升电压电路方法

[发明专利]半导体存储器件及其布设信号和电源线的方法-CN200510081784.6有效
发明人：李在永;权赫准;金致旭;金成勋;朴润植 -专利权人：三星电子株式会社
申请日： 2005-06-03 - 公布日： 2006-01-18 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种使用例如同步动态随机存取存储器(SDRAM)电路的方法和利用该方法形成的器件。在一个所描述的实施例中，在SDRAM的存储阵列部件的上方淀积并依次构图三层金属层。相对较宽的电源导线被布设于第三金属层上，使得第一和第二金属层上的电源导线在尺寸上缩短或者在一些情况下可以去除。所述相对较宽的电源导线因而能够为存储阵列提供更稳定的供电，并且也能在第一和/或第二金属上空出一部分空间以用于布设附加的和/或占用更宽空间的信号线。还描述和要求了其它的实施例。
半导体存储器件及其布设信号电源线方法

[发明专利]共用的去耦电容-CN200410098352.1有效
发明人：崔炯讚;金致旭;郑秉勋 -专利权人：三星电子株式会社
申请日： 2004-12-08 - 公布日： 2005-12-21 - 主分类号： G11C11/407 文献下载
摘要：至少一个共用电容器的去耦电容被分布在多个电压源之间，用于增强半导体器件的性能并且具有半导体器件的最小面积。这样的电压源的高节点和低节点的每个包括至少两个相异的节点，用于降低在电压源的噪音。本发明以特别的优点被应用来根据半导体器件的位结构而将可变数量的共用电容器耦接到数据充电电压源。
共用电容

[发明专利]以较低速度输出数据位的集成电路存储器装置及操作方法-CN200410079457.2有效
发明人：李载雄;金致旭;姜尚锡 -专利权人：三星电子株式会社
申请日： 2004-06-04 - 公布日： 2005-04-13 - 主分类号： G11C7/00 文献下载
摘要：集成电路存储器装置包括存储器单元阵列，该存储器单元阵列被配置为以第一数据率并行输出数据位。输出电路被配置为在正常模式操作中以第一数据率向外部终端依次输出数据位，而在测试操作模式中以低于第一数据率的第二数据率向外部终端依次输出数据位。因此，在测试操作模式中，该存储器单元阵列能够以第一数据率进行操作，而同时允许输出电路以低于第一数据率的第二数据率向外部终端输出数据。
速度输出数据集成电路存储器装置操作方法

[发明专利]控制内电压电平的内部电压发生电路和基准电压发生电路-CN200310118713.X无效
发明人：崔钟贤;金载勋;金俊亨;金致旭;孙汉求 -专利权人：三星电子株式会社
申请日： 2003-12-02 - 公布日： 2004-06-16 - 主分类号： G11C11/34 文献下载
摘要：提供一种控制内部电压电平的内部电压发生电和基准电压发生电路路，其中基准电压发生电路包括配电单元、箝位控制单元以及控制单元；配电单元响应于外部电源电压产生低于外部电源电压的电压电平，通过输出端子输出根据工作模式变化的基准电压；箝位控制单元连接在输出端子和地电压之间，响应于比基准电压电平低的控制电压电平，箝位基准电压电平在恒定电平；控制单元响应于第一和第二工作模式信号增加或减少基准电压的电压电平；控制单元包括第一控制晶体管和第二控制晶体管；基准电压发生电路根据半导体存储器件的工作模式控制基准电压电平，这样，半导体存储器件的工作特性在一些工作模式下将提高，而在另一些工作模式下它的功耗将降低。
控制电压电平内部发生电路基准