专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果17个,建议您升级VIP下载更多相关专利
  • [发明专利]沟槽栅结构及沟槽栅型器件-CN202111329109.6在审
  • 卞铮;肖魁;胡金节 - 无锡华润上华科技有限公司
  • 2021-11-10 - 2023-05-12 - H01L29/423
  • 本发明涉及一种沟槽栅结构及沟槽栅型器件,所述沟槽栅型器件包括沟槽栅结构和被所述沟槽栅结构分隔的多个有源区元胞,所述沟槽栅结构包括至少一组沟槽栅,每组沟槽栅的底部和侧壁设有绝缘介质层,每组沟槽栅包括两条相邻的沟槽栅端头,每组沟槽栅的两条沟槽栅端头的端部通过圆弧过渡连通。本发明通过圆弧过渡将相邻的沟槽栅端头连通,使得沟槽栅端头的端部的曲率半径增大,能够改善曲率半径过小导致绝缘介质层在制造时不易成膜的问题,即改善沟槽栅端头的绝缘介质层膜厚偏薄的问题。
  • 沟槽结构器件
  • [发明专利]绝缘体上半导体器件及其制造方法-CN201811310851.0有效
  • 胡金节 - 无锡华润上华科技有限公司
  • 2018-11-06 - 2022-09-09 - H01L29/423
  • 本发明涉及一种绝缘体上半导体器件及其制造方法,所述方法包括:提供绝缘体上半导体基底;在半导体层上形成图案化的多晶硅结构;体引出区光刻版光刻并掺杂形成第一导电类型离子掺杂区,源漏区光刻版光刻并掺杂形成源区、漏区及掺杂多晶硅;热扩散使第一导电类型离子掺杂区扩散形成体引出区。本发明的多晶硅结构不会存在功函数差异,因此寄生沟道的开启电压和主沟道区一致,可以避免窄沟器件出现hump现象。体引出区在掺杂时掺杂窗口离体区隔离多晶硅合适的距离,也能保证有源区内的杂质能够扩散到poly边界,以保证较好的体区引出效果。
  • 绝缘体半导体器件及其制造方法
  • [发明专利]形成有电容器的半导体器件及其制造方法-CN201811343810.1有效
  • 胡金节 - 无锡华润上华科技有限公司
  • 2018-11-13 - 2022-09-09 - H01L21/8234
  • 本发明涉及一种形成有电容器的半导体器件及其制造方法,所述方法包括:获取形成有电容下极板的半导体衬底;在电容下极板上形成介质层;在介质层上形成第二多晶硅层;通过第一掺杂光刻版进行图形转移,在半导体衬底和第二多晶硅层上形成开设有掺杂窗口的掺杂阻挡层;掺杂第一导电类型的离子,在掺杂窗口下方的半导体衬底中形成第一导电类型离子掺杂区、第二多晶硅层形成第一掺杂多晶硅;第一掺杂多晶硅上方的掺杂窗口的宽度小于相应位置处第二多晶硅层的宽度,使得介质层被掺杂阻挡层覆盖。本发明掺杂第一导电类型的离子形成源漏时能够避免掺杂离子从侧面进入介质层,从而有效改善了PIP电容器BV偏低的失效问题。
  • 形成电容器半导体器件及其制造方法
  • [发明专利]半导体器件的制造方法-CN201910188627.7有效
  • 胡金节 - 无锡华润上华科技有限公司
  • 2019-03-13 - 2022-09-09 - H01L21/027
  • 本发明涉及一种半导体器件的制造方法。器件包括:双极晶体管和互补金属氧化物半导体,所述互补金属氧化物半导体包括衬底中的源极区、漏极区、源极区和漏极区间的隔离结构和隔离结构上的栅极。基区光刻步骤形成的注入窗口包括第一窗口和第二窗口,基区注入步骤注入的第二导电类型杂质穿过露出隔离结构的第一窗口增大隔离结构下方的第二导电类型杂质浓度,穿过第二窗口形成双极晶体管的基区。通过将原本用于形成第一窗口的光刻步骤和用于形成第二窗口的光刻步骤合并为一步,因此可以节省一道光刻工序,节约了整个工艺的成本,提高了产能。
  • 半导体器件制造方法
  • [发明专利]IGBT器件及其制备方法-CN202010418476.2在审
  • 方冬;肖魁;卞铮;胡金节 - 华润微电子(重庆)有限公司
  • 2020-05-18 - 2021-11-23 - H01L29/06
  • 本申请涉及一种IGBT器件及其制备方法,器件包括:漂移区;形成于漂移区内的体区;形成于体区内的第一掺杂区和第二掺杂区;沟槽,依次穿透第一掺杂区和体区并延伸至漂移区内;填充结构,包括形成于沟槽内壁上的氧化层和填充于沟槽内且相互隔离的第一导电结构和第二导电结构,第一导电结构底部深度大于第二导电结构底部深度;扩展区,形成于沟槽下方的漂移区内并包围沟槽的底部;发射极引出结构,与第一掺杂区、第二掺杂区接触;以及栅极引出结构,与第二导电结构接触,其中,漂移区、第一掺杂区具有第一导电类型,体区、第二掺杂区、扩展区具有第二导电类型。通过形成包围沟槽底部的扩展区,可以提高IGBT器件的开关速度。
  • igbt器件及其制备方法
  • [发明专利]半导体器件及其制备方法-CN202010418489.X在审
  • 方冬;肖魁;卞铮;胡金节 - 华润微电子(重庆)有限公司
  • 2020-05-18 - 2021-11-23 - H01L29/423
  • 本申请涉及一种半导体器件及其制备方法,包括:在漂移区内形成体区并在体区内形成第一掺杂区和第二掺杂区;第一沟槽穿透第一掺杂区、体区并延伸至漂移区内,扩展区与漂移区导电类型相反且包围第一沟槽的底壁,第一沟槽内填充有形成于沟槽侧壁上的介质层和位于沟槽底部的第一导电结构和位于沟槽顶部的第二导电结构;第二沟槽穿透体区并延伸至漂移区内,第二沟槽内填充有第三导电结构以及位于沟槽内壁上的介质层。第二导电结构与栅极电连接,第一掺杂区、第二掺杂区和第三导电结构与第一电极电连接。通过第一沟槽栅、扩展区和沟槽调节区的共同作用,可增强漂移区的耗尽,提高器件耐压。
  • 半导体器件及其制备方法
  • [发明专利]半导体器件及其制备方法-CN202010418503.6在审
  • 方冬;肖魁;卞铮;胡金节 - 华润微电子(重庆)有限公司
  • 2020-05-18 - 2021-11-23 - H01L29/423
  • 本申请涉及一种半导体器件及其制备方法,器件包括:漂移区、形成于漂移区内的体区和形成于体区内的第一掺杂区和第二掺杂区;第一沟槽穿透第一掺杂区、体区并延伸至漂移区内,扩展区与漂移区导电类型相反且包围第一沟槽的底壁,第一沟槽内填充有位于底部的第一导电结构和位于顶部的第二导电结构,第一导电结构和第二导电结构相互隔离;第二导电结构与第一沟槽的内壁之间以及第一导电结构与第一沟槽未被扩展区包围的内壁之间形成有介质层;第二沟槽穿透第一掺杂区和体区,第二沟槽内填充有第三导电结构以及位于第三导电结构和第二沟槽的内壁之间的介质层。通过第一沟槽和扩展区的作用,可增强漂移区的耗尽,提高器件耐压。
  • 半导体器件及其制备方法
  • [发明专利]IGBT器件及其制备方法-CN202010418504.0在审
  • 肖魁;卞铮;胡金节;方冬;邓小社;芮强;朱琳 - 华润微电子(重庆)有限公司
  • 2020-05-18 - 2021-11-23 - H01L29/06
  • 本申请涉及一种IGBT器件及其制备方法,器件包括:漂移区;形成于漂移区内的体区;形成于体区内的第一掺杂区和第二掺杂区;沟槽,依次穿透第一掺杂区和体区并延伸至漂移区内;填充结构,包括形成于沟槽侧壁上且未形成于沟槽底部的氧化层和填充于沟槽内且相互隔离的第一导电结构和第二导电结构,第一导电结构底部深度大于第二导电结构底部深度;扩展区,形成于沟槽下方的漂移区内并与第一导电结构接触;发射极引出结构,与第一掺杂区、第二掺杂区和接触;栅极引出结构,与第二导电结构接触;漂移区、第一掺杂区具有第一导电类型,体区、第二掺杂区、扩展区具有第二导电类型。通过形成包围沟槽底部的扩展区,可以提高IGBT器件的开关速度。
  • igbt器件及其制备方法
  • [发明专利]绝缘体上硅PMOS器件的制造方法-CN201910122719.5在审
  • 胡金节 - 无锡华润上华科技有限公司
  • 2019-02-18 - 2020-08-25 - H01L29/78
  • 本发明涉及一种绝缘体上硅PMOS器件的制造方法。该方法包括:获取基底,所述基底包括衬底、衬底上的埋氧层及埋氧层上的半导体层,半导体层中形成有N阱、源极区、漏极区,半导体层上形成有栅极;形成覆盖半导体层和栅极的介质层;在介质层中开设多个通孔,在介质层上形成金属连线层,所述金属连线层通过各通孔中填充的导电介质将源极区、漏极区及栅极引出;在金属连线层上形成钝化层,并通过光刻和刻蚀图形化钝化层,所述刻蚀是干法刻蚀;然后进行热处理工艺,热处理的工艺温度大于420摄氏度。通过提高热处理的工艺温度,有效的提高了PMOS管的背栅开启电压,解决了传统工艺中PMOS器件漏电过大的问题。
  • 绝缘体pmos器件制造方法
  • [发明专利]多晶硅发射极垂直NPN晶体管的制造方法-CN201410179392.2有效
  • 胡金节;肖魁 - 无锡华润上华科技有限公司
  • 2014-04-29 - 2018-11-27 - H01L21/331
  • 本发明涉及一种多晶硅发射极垂直NPN晶体管的制造方法,包括下列步骤:在晶圆上形成集电区和基区;淀积绝缘介质层;在绝缘介质层上光刻并刻蚀出发射区域;淀积多晶硅,多晶硅位于所述发射区域的部分与基区的单晶硅直接接触;对晶圆进行热退火;对发射区域的多晶硅进行掺杂;进行热退火使得多晶硅中的杂质扩散到基区的单晶硅中,形成发射结。本发明通过在多晶硅淀积后、掺杂之前的热退火过程中产生的热应力,使得多晶硅和单晶硅界面的薄氧化层断裂,变得更加不连续。这样在后续的发射极杂质退火中,掺杂元素能够更好地扩散,多晶硅和单晶硅界面的氧元素也会有更好的界面态,从而改善晶体管低频下的噪声特性。
  • 多晶发射极垂直npn晶体管制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top